[發明專利]一種同向正交信號模數轉換器有效
| 申請號: | 201110347978.1 | 申請日: | 2011-11-07 |
| 公開(公告)號: | CN103095304A | 公開(公告)日: | 2013-05-08 |
| 發明(設計)人: | 趙輝;沈曄;張存才 | 申請(專利權)人: | 國民技術股份有限公司 |
| 主分類號: | H03M3/00 | 分類號: | H03M3/00 |
| 代理公司: | 北京輕創知識產權代理有限公司 11212 | 代理人: | 楊立 |
| 地址: | 518057 廣東省深圳市南山區*** | 國省代碼: | 廣東;44 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 一種 同向 正交 信號 轉換器 | ||
技術領域
本發明涉及電子領域,尤其涉及一種同向正交信號模數轉換器。
背景技術
ADC(Analog-to-Digital?Converter,模數轉換器)是通信系統和通信終端必不可少的部分。在通信終端中ADC把射頻收發機芯片輸出的模擬信號處理成數字基帶芯片能夠識別的數字信號,因此ADC在通信終端中是必不可少的。射頻收發機芯片和數字基帶芯片是通信終端中最重要的芯片,?射頻收發機芯片工作時,接收通路中信號并將該信號通過混頻器解調成I/Q(In-phase/Quadrature,同向正交)信號,I/Q信號的相位差距90度,I/Q信號通過模擬基帶處理后送到ADC。
目前對于I/Q信號的模數轉換通行的做法是采用兩個ADC,即I信號使用一個ADC,Q信號使用另一個ADC。圖1為現有技術中I/Q信號的模數轉換裝置的結構圖。如圖1所示,現有技術中,I、Q信號的模數轉換各自采用一個ADC電路,其中,I信號的模數轉換電路包括I路S/H(sample/hold,采樣/保持)電路和與該I路S/H電路相連的IADC(即I路信號的ADC)電路,輸入模擬信號中的I路信號(即圖1中的模擬輸入I路)先經過I路S/H電路的采樣,再由IADC電路進行模數轉換,最后輸出模擬I路信號的數字信號(即圖1中的數字輸出I路)。再如圖1所示,Q信號的模數轉換電路包括Q路S/H(sample/hold,采樣/保持)電路和與該Q路S/H電路相連的QADC(即Q路信號的ADC)電路,輸入模擬信號中的Q路信號(即圖1中的模擬輸入Q路)先經過Q路S/H電路的采樣,再由QADC電路進行模數轉換,最后輸出模擬Q路信號的數字信號(即圖1中的數字輸出Q路)。
圖1中的IADC電路和QADC電路分別由多個結構相同的子級轉換電路串聯而成。圖2為圖1中IADC電路和QADC電路中一個子級轉換電路的結構圖。如圖2所示,IADC電路和QADC電路的一個子級轉換電路包括采樣與余量增益模塊、子ADC模塊和子DAC模塊。采樣與余量增益模塊的第一輸入端與子ADC模塊的輸入端接輸入的模擬信號(該輸入的模擬信號是由上一級子級轉換電路輸出的),子ADC模塊的輸出端接子DAC模塊的輸入端,子DAC模塊的輸出端接采樣與余量增益模塊的第二輸入端,采樣與余量增益模塊的輸出端為該子級轉換電路的輸出端,輸出模擬信號送入下一級子級轉換電路。
由上可見,現有技術中,由于針對I、Q信號分別使用了一個ADC,因此整個I/Q信號的模數轉換電路的面積和功耗都比較大,并且由于I、Q信號通過兩個ADC進行數據轉換,會造成I/Q信號轉換后所得的數字I/Q信號不匹配。
發明內容
本發明所要解決的技術問題是提供一種同向正交信號模數轉換器,減小同向正交信號I/Q信號的模數轉換電路的面積和功耗,降低模數轉換后所得數字I/Q信號的不匹配性。
為解決上述技術問題,本發明提出了一種同向正交信號模數轉換器,包括:
采樣及初步A/D轉換電路,用于對輸入的模擬同向正交信號中的模擬I信號和模擬Q信號分別進行同步采樣、初步模數轉換及初步余量增益處理,同步輸出初步模數轉換后的I路數字信號和Q路數字信號,交錯輸出I路余量增益信號和Q路余量增益信號;
復用A/D轉換電路,?用于對所述I路余量增益信號和Q路余量增益信號交錯進行模數轉換。
進一步地,上述同向正交信號模數轉換器還可具有以下特點,?所述采樣及初步A/D轉換電路包括I路采樣與余量增益模塊、I路子ADC模塊、I路子DAC模塊、Q路采樣與余量增益模塊、Q路子ADC模塊、Q路子DAC模塊;
所述I路采樣與余量增益模塊的第一輸入端與所述I路子ADC模塊的輸入端相連并且共同接輸入的模擬I信號,所述I路子ADC模塊的輸出端接所述I路子DAC模塊的輸入端并輸出初步模數轉換后的I路數字信號,所述I路子DAC模塊的輸出端接所述I路采樣與余量增益模塊的第二輸入端,所述I路采樣與余量增益模塊的輸出端接該采樣及初步A/D轉換電路的輸出端;
所述Q路采樣與余量增益模塊的第一輸入端與所述Q路子ADC模塊的輸入端相連并且共同接輸入的模擬Q信號,所述Q路子ADC模塊的輸出端接所述Q路子DAC模塊的輸入端并輸出初步模數轉換后的I路數字信號,所述Q路子DAC模塊的輸出端接所述Q路采樣與余量增益模塊的第二輸入端,所述Q路采樣與余量增益模塊的輸出端接該采樣及初步A/D轉換電路的輸出端。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于國民技術股份有限公司,未經國民技術股份有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201110347978.1/2.html,轉載請聲明來源鉆瓜專利網。





