[發明專利]用于提供改進轉換性能的混合磁隧道結元件的方法和系統

有效

• 申請號: 201110347645.9
• 申請日: 2011-11-07
• 公開（公告）號: CN102468424A
• 公開（公告）日: 2012-05-23
• 發明（設計）人: D.阿帕爾科夫;M.T.克勞恩比
• 申請（專利權）人: 格蘭迪斯股份有限公司
• 主分類號: H01L43/02
• 分類號: H01L43/02;H01L43/08;H01L27/22
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 彭久云

技術領域

本發明涉及用于提供混合磁隧道結元件的方法和系統。

背景技術

磁性存儲器，特別地，磁性隨機存取存儲器(MRAM)由于在工作期間其在高讀取/寫入速度、優秀的耐久性、非易失性和低能耗方面的潛能而吸引了越來越多的關注。MRAM能利用磁性材料作為信息記錄介質來存儲信息。一種類型的MRAM為自旋轉移力矩隨機存取存儲器(STT-RAM)。STT-RAM利用至少部分地由驅動穿過磁性結的電流實現的磁性結寫入。驅動穿過磁性結的自旋極化電流在磁性結中施加自旋力矩到磁矩上。結果，具有響應于自旋力矩的磁矩的層可以被轉換為期望的狀態。

例如，圖1示出常規磁隧道結(MTJ)10，其可以被用于常規STT-RAM中。常規MTJ10典型地位于底接觸11上，使用常規籽晶層(seed?layer)12，以及包括常規反鐵磁(AFM)層14、常規被釘扎層16、常規隧道勢壘層18、常規自由層20和常規蓋層22。頂接觸24也被示出。

常規接觸11和24被用于沿電流垂直于平面(CPP)方向或者沿圖1所示的z軸方向驅動電流。常規籽晶層12典型地用于幫助后續的層諸如AFM層14生長以具有期望的晶體結構。常規隧道勢壘層18是非磁性的，例如為諸如MgO的薄絕緣體。

常規被釘扎層16和常規自由層20是磁性的。常規被釘扎層16的磁化17典型地通過與AFM層14的交換偏置相互作用(exchange-bias?interaction)而沿特定方向被固定或被釘扎。雖然常規被釘扎層16圖示為簡單(單個)層，但是它可以包括多個層。例如，常規被釘扎層16可以是包括通過諸如Ru的薄導電層反鐵磁耦合的多個磁性層的合成反鐵磁(SAF)層。在這種SAF中，可以使用插入Ru薄層的多個磁性層。在另一實施例中，跨過Ru層的耦合可以是鐵磁的。此外，常規MTJ10的其他變型可以包括附加被釘扎層(未示出)，該附加被釘扎層通過附加非磁勢壘層或導電層(未示出)與自由層20分離開。

常規自由層20具有可變的磁化21。雖然常規自由層20圖示為簡單層，但是它也可以包括多個層。例如，常規自由層20可以是包括通過諸如Ru的薄導電層反鐵磁耦合或鐵磁耦合的多個磁性層的合成層。雖然常規自由層20的磁化21圖示為面內磁化，但是它可以具有垂直各向異性。

為了轉換常規自由層20的磁化21，電流被垂直于平面(沿z軸方向)驅動。當足夠的電流被從頂接觸24驅動到底接觸11時，常規自由層20的磁化21可以轉換為平行于常規被釘扎層16的磁化17。當足夠的電流被從底接觸11驅動到頂接觸24時，自由層的磁化21可以轉換為與被釘扎層16的磁化反平行。在磁性配置上的差異對應于不同的磁致電阻并由此對應于常規MTJ10的不同邏輯狀態(例如，邏輯“0”和邏輯“1”)。

當常規MTJ10的自由層21用于STT-RAM應用中時，期望以相對低的電流轉換該自由層21。臨界轉換電流(Ico)是最低電流，在該最低電流下自由層磁化21在平衡取向周圍的無限小進動(infinitesimal?precession)變得不穩定。例如，可以期望Ico在幾mA或更小的數量級上。另外，短路電流脈沖被期望用于以更高的數據比率對常規磁性元件10編程。例如，期望20-30ns或更小數量級的電流脈沖。

雖然常規MTJ10可以利用自旋轉移來寫入并可以用在STT-RAM中，但是存在缺陷。例如，寫入錯誤率會高于對于具有可接受的Ico和脈沖寬度的存儲器的要求。寫入錯誤率(WER)是當單元(即，常規磁性結的自由層20的磁化21)被施加至少等于典型轉換電流的電流時該單元沒有被轉換的可能性。WER期望為10^-9或更小。但是，常規自由層20典型地具有嚴重超出此值的WER。另外，已經確定WER在縮短寫入電流脈沖的改進方面會受到挑戰。例如，圖2為圖表50，其繪示出對于不同寬度的脈沖WER的趨勢。注意，圖表50中沒有畫出實際的數據。取而代之，圖表50旨在表示趨勢。從最長到最短的脈沖寬度為曲線52、54、56和58。如在圖表50中所示，脈沖寬度越大，WER相對寫入電流具有越大的斜率。因此，對于相同的脈沖寬度，使用更大的寫入電流可以帶來WER的顯著減少。然而，隨著曲線54、56和58中脈沖寬度縮短，曲線54、56和58的斜率減小。對于減小的脈沖寬度，電流的增大更不容易帶來WER的減少。結果，應用常規MTJ10的存儲器會具有不能接受的高WER，通過增大寫入電流不會消除該不能接受的高WER。