[發明專利]一種加快存儲指令執行效率的數據處理器

無效

• 申請號: 201110346341.0
• 申請日: 2011-11-04
• 公開（公告）號: CN102495724A
• 公開（公告）日: 2012-06-13
• 發明（設計）人: 葛海通;項曉燕;楊軍;陳志堅
• 申請（專利權）人: 杭州中天微系統有限公司
• 主分類號: G06F9/38
• 分類號: G06F9/38;G06F9/48
• 代理公司: 杭州天正專利事務所有限公司 33201
• 代理人: 王兵;王利強

技術領域

本發明涉及一種數據處理器。

背景技術

在處理器的流水化技術中，流水線的沖突主要包括：結構沖突，數據沖突和控制沖突。隨著流水線的不斷加深，這幾類沖突導致流水線的停頓，嚴重影響了處理器的性能。對于結構沖突可以通過增加資源的方式給予解決；對于控制沖突，采用了各類分支預測器、分支目標緩存器等各種技術減少控制沖突帶來的性能損失；對于數據沖突，特別是讀后寫的真相關，硬件上通常采用前饋的機制去緩解其帶來的性能損失。

對于存儲指令而言，其操作數分為地址操作數和數據操作數，其操作數可能來自于各類指令的執行結果，包括運算類指令和內存載入指令。解決存儲指令的數據沖突，最簡單的方法就是在指令發射的時候去前饋各個執行單元的執行結果，當其操作數消除了數據相關性時才發射到執行單元中去處理。該方法的優點是簡單并且與其他指令數據相關性的處理機制統一；缺點是存儲指令堵住發射階段且有可能堵住后續沒有相關性指令的發射，從而影響了性能。從存儲指令本身的特點出發，我們可以看到，存儲的回寫數據只有在存儲指令真正需要內存時才需要，而從存儲指令的發射到回寫內存中間存在著一個時間差。因此有人提出了在存儲地址相關性已經消除，數據操作數只在與載入指令有相關性，與其它類型指令沒有相關性的情況下將該存儲指令發射到執行單元中去，存儲指令在執行單元內部完成對載入指令的前饋操作。該方法的優點是提高了內存拷貝的速率，缺點是存儲指令的數據操作數在與除了載入指令之外的其他類型指令有相關性時被堵在指令發射階段，且在執行單元內部但凡有存儲指令的地方都需要存儲的回寫數據和對載入結果進行前饋的邏輯，導致后端布線的復雜性。

發明內容

為了克服已有的數據處理器在解決存儲數據相關性中存在的數據讀后寫的真相關時流水線停頓較長、存儲指令執行效率較低、限制了處理器性能的不足，本發明提出了一種有效減少由于數據讀后寫的真相關導致的流水線停頓、加快存儲指令的執行效率、提升處理器性能的加快存儲指令執行效率的數據處理器。

本發明解決其技術問題所采用的技術方案是：

一種加快存儲指令執行效率的數據處理器，所述數據處理器包括：

寄存器堆；

指令譯碼單元，用以根據指令操作碼譯出指令的類型信息和操作數信息，訪問寄存器堆，并對指令操作數的相關性進行檢測；

指令調度單元，用以接收來自指令譯碼單元的所有指令，監測各個執行單元的出口數據，根據指令操作數的相關性信息完成存儲指令地址操作數的前饋和其他指令所有操作數的前饋，將操作數前饋完成的指令發射到對應的指令執行單元中；

存儲指令隊列，用以接收來自指令譯碼單元的存儲指令，保存存儲指令的回寫數據和相關性信息，監測各個執行單元的出口數據，根據存儲指令數據操作數的相關性信息完成存儲指令回寫數據的前饋；

指令執行單元，用以接收來自指令調度單元發射的指令，根據指令類型分為不同的執行單元，存儲指令被發射到存儲指令執行單元中執行，其他指令根據指令類型在相應的執行單元中完成；所述存儲指令執行單元中，從指令調度單元的出口獲取存儲指令的地址操作數，從存儲指令隊列的出口獲取存儲指令的回寫數據。

本發明的“其他指令”是指，各類算術指令，邏輯操作指令，載入指令，跳轉指令和其他雜類指令。

進一步，當指令譯碼單元譯出是一條存儲指令時，該存儲指令被輸送到指令調度單元，輸送的信息包括從寄存器堆中取到的地址操作數和指令譯碼單元產生的地址操作數的相關性信息；并同時該存儲指令被創建進入存儲指令隊列中，創建的信息包括從寄存器堆中取到的回寫數據和指令譯碼單元產生的數據操作數的相關性信息；存儲指令隊列的深度是指令調度單元最多可調度的存儲指令數與存儲指令執行單元最多能同時處理的存儲指令數之和。

再進一步，存儲指令的相關性包括地址操作數的相關性與數據操作數的相關性兩種。

在所述指令譯碼單元中，如果不存在相關性，則各個操作數從寄存器堆中直接獲取，如果存在相關性，則需要通過由指令調度單元或存儲指令隊列從各個執行單元的出口前饋獲得。

在指令調度單元中，當存儲指令的地址操作數不存在相關性或者相關性通過前饋消除時，該存儲指令即可被發射到存儲指令執行單元。