[發明專利]后段制程平面電阻器及其形成方法

有效

• 申請號: 201110343125.0
• 申請日: 2011-10-27
• 公開（公告）號: CN102468300A
• 公開（公告）日: 2012-05-23
• 發明（設計）人: R·A·小布斯;L·A·克萊文格
• 申請（專利權）人: 國際商業機器公司
• 主分類號: H01L27/08
• 分類號: H01L27/08;H01L21/02
• 代理公司: 北京市金杜律師事務所 11256
• 代理人: 酆迅

技術領域

本公開涉及嵌入在介電材料層中的金屬結構，并且具體地涉及包括嵌入在介電材料層中的構圖的金屬層的后段制程(BEOL)電阻器以及形成所述電阻器的方法。

背景技術

電阻器是集成在許多半導體電路中以提供多種有用的功能的無源元件。典型地，半導體電路中的電阻器是采用前段制程(FEOL)處理步驟來形成的，所述FEOL處理步驟是在最低層接觸過孔結構的形成之前執行的。例如，可以通過在FEOL處理步驟期間對摻雜多晶硅膜或金屬半導體合金進行構圖來形成電阻器，從而提供“FEOL電阻器”。

盡管FEOL電阻器傾向于提供足夠的功能，但每個FEOL電阻器也需要在半導體襯底上的區域，所述區域不能用來形成其他的半導體器件。因此，與在BEOL層中形成的器件不同，被FEOL電阻器用盡的任何區域不能被用于諸如場效應晶體管、雙極晶體管、二極管、電容器等之類的其他類型的FEOL器件。

發明內容

可以在包括金屬互連結構的介電材料層的上部中形成后段制程(BEOL)電阻器?；ミB級介電材料層和可丟棄介電材料層的堆疊被構圖以使得至少一個凹進區通過可丟棄介電材料層形成并且在互連級介電材料層的上部形成。在所述至少一個凹進區中形成介電襯墊層和金屬襯墊層。施加至少一種光致抗蝕劑以填充所述至少一個凹進區，并且對所述至少一種光致抗蝕劑進行光刻構圖以形成在互連級介電材料層中的過孔腔和/或線腔。在移除所述至少一種光致抗蝕劑之后，利用至少一種金屬材料填充所述至少一個凹進區、過孔腔和/或線腔，所述金屬材料隨后被平坦化以形成至少一個平面電阻器，該至少一個平面電阻器具有與金屬線和/或金屬過孔的頂部表面共面的頂部表面。

根據本公開的一個方面，一種結構包括：金屬互連結構，嵌入在介電材料層中并且具有與介電材料層的最頂部表面共面的頂部表面；以及金屬襯墊，嵌入在介電材料層中、不與金屬互連結構接觸、并且具有小于金屬互連結構的頂部表面與金屬互連結構的任何平坦底部表面之間的垂直距離的厚度。

根據本公開的另一方面，一種形成結構的方法包括：形成位于襯底上的介電材料層中的至少一個凹進區，其中在所述至少一個凹進區的底部出現介電材料層的表面；在所述至少一個凹進區中沉積金屬襯墊層；在沉積金屬襯墊之后，在介電材料層中形成至少一個腔，其中所述腔延伸到介電材料層的底部表面；用金屬材料填充所述至少一個腔和所述至少一個凹進區；以及對金屬材料進行平坦化，其中在所述至少一個凹進區中形成包括金屬襯墊層的剩余部分的至少一個金屬襯墊，并且在所述至少一個腔內形成包括金屬材料的至少一個金屬互連結構。

附圖說明

圖1是根據本公開的實施例的在互連級介電材料層和可丟棄介電材料層的形成之后的示例結構的縱截面圖。

圖2是根據本公開的實施例的在至少一個凹進區的形成之后的圖1的示例結構的縱截面圖。

圖3是根據本公開的實施例的在介電襯墊層和金屬襯墊層的堆疊的形成之后的圖2的示例結構的縱截面圖。

圖4是根據本公開的實施例的在可丟棄介電材料層中的至少一個過孔腔的形成之后的圖3的示例結構的縱截面圖。

圖5是根據本公開的實施例的在互連級介電材料層中的至少一個線腔和至少一個過孔腔的形成之后的圖4的示例結構的縱截面圖。

圖6是根據本公開的實施例的在導電材料層的沉積之后的圖5的示例結構的縱截面圖。

圖7是根據本公開的實施例的在至少一個BEOL電阻器的平坦化和形成之后的圖6的示例結構的縱截面圖。

圖8是根據本公開的實施例的在上覆級介電材料層和其中的額外金屬互連結構的形成之后圖7的示例結構的縱截面圖。

圖9是根據本公開的實施例的在圖8的處理步驟中沿著水平平面X-X’的圖8的示例結構的水平截面圖。以虛線并置上覆級介電材料層中的元件以在水平平面X-X’中圖示到元件的電連接。

圖10是根據本公開的可替代實施例的在互連級介電材料層中的至少一個線腔的形成之后的從圖4的示例結構得到的可替代的示例結構的縱截面圖。

圖11是根據本公開的可替代實施例的在互連級介電材料層中的至少一個過孔腔的形成之后的圖10的可替代示例結構的縱截面圖。

具體實施方式