[發明專利]電平轉換電路

無效

• 申請號: 201110342810.1
• 申請日: 2011-10-25
• 公開（公告）號: CN102457265A
• 公開（公告）日: 2012-05-16
• 發明（設計）人: 金成烈;柳童烈;李秉燦
• 申請（專利權）人: AD技術有限公司
• 主分類號: H03K19/0185
• 分類號: H03K19/0185
• 代理公司: 北京英賽嘉華知識產權代理有限責任公司 11204
• 代理人: 余朦;王艷春

1.一種電平轉換電路，包括：

輸入電路(210)，被配置為接收輸入信號(V_IN1)并輸出同相輸入信號(V_IN)和反相輸入信號(V_INB)，所述輸入信號(V_IN1)的電壓電平位于接地電壓(GND)與第一驅動電壓(V_D1)之間，所述同相輸入信號(V_IN)的相位與所述輸入信號(V_IN1)的相位相同，所述反相輸入信號(V_INB)的相位與所述輸入信號(V_IN1)的相位相反；

轉換電路(220)，被配置為接收從所述輸入電路輸出的所述同相輸入信號(V_IN)和所述反相輸入信號(V_INB)，并將所接收的信號轉換成輸出信號(V_OUT)，所述輸出信號(V_OUT)的電壓電平位于接地電壓(GND)與高于所述第一驅動電壓(V_D1)的第二驅動電壓(V_D2)之間；

柵極驅動器(230)，被配置為接收所述輸出信號(V_OUT)并輸出驅動信號(V_G)；以及

輸出切換裝置(240)，被配置為接收從所述柵極驅動器(230)輸出的所述驅動信號(V_G)并輸出切換電壓(V_SW)。

2.如權利要求1所述的電平轉換電路，其中所述轉換電路(220)包括：

第一NMOS晶體管(NM1)，具有連接至所述接地電壓(GND)的源極端和施加有所述同相輸入信號(V_IN)的柵極端；

第二NMOS晶體管(NM2)，具有連接至所述接地電壓(GND)的源極端和施加有所述反相輸入信號(V_INB)的柵極端；

第一齊納二極管(ZD1)，具有連接至所述第一NMOS晶體管(NM1)的漏極端的第一端和連接至所述第二驅動電壓(V_D2)的第二端；

第二齊納二極管(ZD2)，具有連接至所述第二NMOS晶體管(NM2)的漏極端的第一端和連接至所述第二驅動電壓(V_D2)的第二端；

第一PMOS晶體管(PM1)，具有連接至所述第一NMOS晶體管(NM1)的漏極端的漏極端、連接至所述第二驅動電壓(V_D2)的源極端、以及連接至所述第二NMOS晶體管(NM2)的漏極端的柵極端；以及

第二PMOS晶體管(PM2)，具有連接至所述第二NMOS晶體管(NM2)的漏極端的漏極端、連接至所述第二驅動電壓(V_D2)的源極端、以及連接至所述第一PMOS晶體管(PM1)的漏極端的柵極端。

3.如權利要求1所述的電平轉換電路，其中所述轉換電路(220)包括：

第一NMOS晶體管(NM1)，具有連接至所述接地電壓(GND)的源極端和施加有所述同相輸入信號(V_IN)的柵極端；

第二NMOS晶體管(NM2)，具有連接至所述接地電壓(GND)的源極端和施加有所述反相輸入信號(V_INB)的柵極端；

第三PMOS晶體管(PM3)，具有連接至所述第一NMOS晶體管(NM1)的漏極端的漏極端和施加有所述切換電壓(V_SW)的柵極端；

第四PMOS晶體管(PM4)，具有連接至所述第二NMOS晶體管(NM2)的漏極端的漏極端和施加有所述切換電壓(V_SW)的柵極端；

第一PMOS晶體管(PM1)，具有連接至所述第三PMOS晶體管(PM3)的源極端的漏極端、連接至所述第二驅動電壓(V_D2)的源極端、以及連接至所述第四PMOS晶體管(PM4)的源極端的柵極端；以及

第二PMOS晶體管(PM2)，具有共同連接至所述第四PMOS晶體管(PM4)的源極端和所述輸出信號(V_OUT)的漏極端、連接至所述第二驅動電壓(V_D2)的源極端、以及連接至所述第一PMOS晶體管(PM1)的漏極端的柵極端。