[發明專利]互連結構及其制造方法

有效

• 申請號: 201110342110.2
• 申請日: 2011-11-02
• 公開（公告）號: CN103094196A
• 公開（公告）日: 2013-05-08
• 發明（設計）人: 王冬江;張海洋
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L21/768
• 分類號: H01L21/768;H01L23/538
• 代理公司: 上海思微知識產權代理事務所(普通合伙) 31237
• 代理人: 屈蘅;李時云

技術領域

本發明涉及半導體制造領域，尤其涉及一種互連結構及其制造方法。

背景技術

后段(BEOL，backend?of?the?line?technology)工藝是指有源器件(如晶體管)與金屬連線互連時的芯片制造階段。“Cu+雙鑲嵌工藝(DD，dualdamascenes?process)+低k”是在90nm及其以下節點的半導體工藝中采用較多的多層互連技術，該技術使用Cu取代傳統的Al，可大幅度地減少連線電阻；使用低k介質(指介電常數較低＜3.2)的材料取代傳統的SiO₂作為層間絕緣，可在不降低布線密度的條件下，有效地減小互連電容值及RC延遲，使芯片工作速度加快、功耗降低。

多層互連技術通常提供多層互連結構，其中多個互連層相互堆疊(overlay)，并且低k層間絕緣膜置于其間，用于連接半導體器件。特別是利用雙鑲嵌(Dual?Damascene，DD)工藝形成的多層互連結構，如圖1A所示，其預先在低k層間絕緣膜101中形成溝槽(trench)102和通孔(via)103，然后用Cu填充所述溝槽102和通孔103。在采用等離子體刻蝕層間絕緣膜形成暴露下層金屬100a的通孔時，會在溝槽102和通孔103側壁產生低k層間絕緣膜損傷101a，同時由于堆疊偏差(overlay?shift)導致過刻蝕情況下，下層金屬100a的兩側的下層低k絕緣膜100被刻蝕，造成漏電和寄生電容等問題，降低了器件的可靠性和性能。此外，如圖1B所示，在Cu?ECP(銅電鍍)步驟中，通過側向生長工藝向通孔103中填充Cu時，容易出現Cu填充空隙104，進而增加器件的電阻以及出現諸如電遷移失敗(EM)等其他不利影響，而電遷移失敗可能會導致金屬連線斷開。

發明內容

本發明的目的在于提供一種互連結構及其制造方法，能避免通孔刻蝕時其兩側的低k介質損傷，以及堆疊偏差造成過刻蝕情況下的通孔下方金屬布線側邊的低k介質損傷，提高器件的可靠性和性能。

為解決上述問題，本發明提出一種互連結構的制造方法，包括如下步驟：

提供半導體襯底，所述半導體襯底自下而上依次包括第一低K介質層以及金屬阻擋層，所述第一低K介質層中形成有金屬布線；

在所述金屬阻擋層上依次形成層間介質層和掩膜層；

以所述掩膜層為掩膜，刻蝕所述層間介質層形成通孔；

移除所述掩膜層，并對所述通孔進行銅電鍍并進行化學機械研磨使其平坦化，形成填滿所述通孔的銅填充；

移除所述層間介質層以及所述銅填充兩側的金屬阻擋層，并對暴露出來的銅填充進行表面處理；

在所述第一低K介質層上沉積第二低K介質層，并化學機械平坦化所述第二低K介質層以暴露出所述銅填充頂部；

在所述第二低K介質層和所述銅填充上方形成覆蓋層。

進一步的，所述金屬阻擋層包括TiN、Ti、TaN、Ta及Al的一種或多種。

進一步的，所述第一低K介質層包括非多孔性摻雜二氧化硅、非多孔性有機聚合物、多孔性摻雜二氧化硅及多孔性有機聚合物的一種或多種。

進一步的，所述層間介質層包括金屬鋁、未摻雜的二氧化硅、非多孔性摻雜二氧化硅、非多孔性有機聚合物、多孔性摻雜二氧化硅及多孔性有機聚合物的一種或多種。

進一步的，所述掩膜層為金屬硬掩膜層或有機材料掩膜層。

進一步的，所述金屬硬掩膜層為TiN或TaN。

進一步的，所述通孔與所述金屬布線完全對準或具有一定的堆疊偏差。

進一步的，在以所述掩膜層為掩膜，刻蝕所述層間介質層形成通孔的步驟中還包括：過刻蝕掉部分金屬阻擋層。

進一步的，在對所述通孔進行銅電鍍之前，先通過物理氣相沉積工藝在所述通孔的外表面形成阻擋籽晶層。

進一步的，對暴露出來的銅進行表面處理時，還包括：在所述銅填充形成表面鈍化層。

進一步的，在形成所述銅填充之后進行熱處理。

進一步的，所述表面鈍化層包括TiN、Ti、TaN、Ta及Al的一種或多種

進一步的，在所述第一低K介質層上沉積第二低K介質層之前，在所述第二低K介質層上沉積內阻擋層。

進一步的，所述內阻擋層包括二氧化硅、氮氧化硅、碳化硅、碳氮化硅的一種或幾種。

進一步的，所述第二低K介質層包括非多孔性摻雜二氧化硅、非多孔性有機聚合物、多孔性摻雜二氧化硅及多孔性有機聚合物的一種或多種。

相應的，本發明還提供一種應用上述的互連結構的制造方法獲得的互連結構，包括：