[發明專利]半導體器件的刻蝕方法

有效

• 申請號: 201110341447.1
• 申請日: 2011-11-02
• 公開（公告）號: CN103094091A
• 公開（公告）日: 2013-05-08
• 發明（設計）人: 周鳴
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L21/311
• 分類號: H01L21/311;H01L21/768
• 代理公司: 北京德琦知識產權代理有限公司 11018
• 代理人: 牛崢;王麗琴

1.一種半導體器件的刻蝕方法，包括：

提供一半導體襯底，所述半導體襯底自下而上依次形成有低介電常數絕緣材料層、頂層cap?layer氧化物層和氮化鈦硬掩膜層；

在氮化鈦硬掩膜層的表面涂布光阻膠層，曝光顯影所述光阻膠層，形成圖案化的光阻膠層，以定義溝槽和連接孔的位置；

以圖案化的光阻膠層為掩膜，刻蝕所述氮化鈦硬掩膜層和頂層氧化物層，顯露出低介電常數絕緣材料層；

其特征在于，該方法還包括：

在顯露出的低介電常數絕緣材料層的表面離子注入碳元素或者氮元素；

采用氫氟酸對頂層氧化物層進行清洗，擴大經過刻蝕的頂層氧化物層的開口；

以經過刻蝕的氮化鈦硬掩膜層為掩膜，對低介電常數絕緣材料層進行刻蝕形成溝槽和連接孔；

去除氮化鈦硬掩膜層。

2.如權利要求1所述的方法，其特征在于，所述頂層氧化物層包括用正硅酸乙酯TEOS制備的氧化物層或者用硅烷SiH4制備的氧化物層。

3.如權利要求2所述的方法，其特征在于，所述開口擴大的尺寸小于10納米。

4.如權利要求3所述的方法，其特征在于，刻蝕形成溝槽和連接孔，并去除氮化鈦硬掩膜層之后，該方法進一步包括：

在溝槽的底部和側壁上、連接孔的底部和側壁上形成阻擋膜；

在阻擋膜的表面形成銅種子層；

在銅種子層表面形成銅電鍍層。