[發明專利]GaN高閾值電壓增強型MOSHFET器件及制備方法

有效

• 申請號: 201110339435.5
• 申請日: 2011-11-01
• 公開（公告）號: CN102386223A
• 公開（公告）日: 2012-03-21
• 發明（設計）人: 劉揚;沈震;張佰君
• 申請（專利權）人: 中山大學
• 主分類號: H01L29/778
• 分類號: H01L29/778;H01L29/10;H01L29/78;H01L21/335
• 代理公司: 廣州粵高專利商標代理有限公司 44102
• 代理人: 禹小明;林偉斌

技術領域

本發明涉及半導體器件領域，尤其涉及一種GaN高閾值電壓增強型MOSHFET器件及制備方法。

背景技術

半導體功率開關器件是電能傳輸和控制過程中所必需的功能元器件。而以GaN為代表的第三代半導體材料制成的功率開關器件，由于具有寬禁帶、高擊穿電場強度、高熱導率、高飽和電子漂移速度、異質結界面二維電子氣濃度高等優異的材料性能，成為目前半導體功率開關器件研究熱點。與傳統Si基功率器件相比，GaN基功率開關器件具有開關速度快、損耗低、耐熱溫度高等優點，是下一代節能功率器件的理想替代品。

在以變流技術為基礎的電力電子裝置中，控制變流過程的功率開關晶體管都是常關型的(又稱增強型)，這一點是保證電力電子回路“失效安全”的基礎。實現增強型GaN功率開關器件的制備是目前國際科技界和產業界公認的科技難點。目前實現增強型GaN基場效應晶體管器件的主流技術方案主要有以下兩種：傳統的金屬氧化物半導體場效應晶體管（MOSFET）及基于AlGaN/GaN異質結的異質結場效應晶體管（HFET）。

傳統的MOSFET在p-GaN層的源漏極區域，通過離子注入或者合金的方法形成n+接入區，同時在柵極加一定的正電壓，使MOS結構工作在反型狀態，在p-GaN層表面形成n型導電溝道，實現器件導通。傳統的MOSFET可有效提高器件閾值電壓，減少漏電流，但是由于對GaN材料進行離子注入較為困難，所形成的n+接入區質量不高。同時，由于p型GaN摻雜效率較低，器件也存在導通電阻較大，電流密度較低等缺點。

而基于AlGaN/GaN異質結的異質結場效應晶體管（HFET）實現增強型器件主要有兩種技術方案，凹柵技術和F離子注入技術。凹柵技術是指在傳統的AlGaN/GaN?HFET器件上的柵極區域，通過干法刻蝕技術刻出一個凹槽，在凹槽中制作肖特基柵極電極，以此有利于耗盡AlGaN/GaN界面處的2DEG，實現增強型器件，同時可保留接入區的AlGaN/GaN異質結構，利用接入區高濃度2DEG降低導通電阻。而F離子注入技術則是指通過在柵極下AlGaN勢壘層注入F離子等帶負電的離子，將導電溝道中的2DEG耗盡，從而實現增強型。

凹柵和F離子注入技術在減少器件導通電阻，增大電流密度等方面，同傳統MOSFET技術相比具有很大的優勢，但是其也具有一些較為明顯的缺點。一.?凹柵技術和F離子注入技術用到的等離子體處理會造成晶格損傷，影響器件的穩定性和可靠性；二.?閾值電壓較低，AlGaN/GaN增強型HFET器件的閾值電壓通常在0～1V左右，無法有效避免關態時外界噪聲對系統的干擾，離實際需要的5V以上閾值電壓還有較大的差距，難以滿足實際器件的要求；三.?由于采用肖特基柵，在柵壓達到閾值電壓后繼續增大時，柵極正向電流將迅速增大使柵極失去對溝道的控制作用，無法實現器件大電流特性。

為了解決傳統肖特基柵極?HFET器件存在的上述缺點，近期有科學家采用了混合結構MOS-HFET技術方案。該方案在柵極區域將凹柵和MOS結構相結合，可有效提高閾值電壓并降低柵極漏電流，同時利用接入區高濃度2DEG降低器件接入區電阻，提高電流密度。MOSHFET器件結合了MOSFET和HFET二者的優勢，是比較理想的技術路線。但是由于MOS結構半導體層都是非摻雜的u-GaN層，器件工作在積累區，閾值電壓通常在0～1V左右，離實際工作需要的5V以上還有一定距離，而且等離子體刻蝕工藝會造成材料表面晶格損傷，會降低器件的可靠性及穩定性。

發明內容

本發明的目的在于克服普通混合型MOSHFET器件閾值電壓較低，等離子體刻蝕造成晶格損傷等缺點，提供了一種GaN基增強型MOSHFET器件及其制備方法。本發明結合了MOSHFET高電流密度，低柵極漏電流的特性，采用選擇區域二次生長技術，利用p-GaN層作為MOS結構半導體層，進一步增大器件的閾值電壓同時修復刻蝕工藝造成的晶格損傷，提高器件性能。

為實現上述目的，本發明的技術方案為：一種GaN高閾值電壓增強型MOSHFET器件，包括襯底及生長于襯底之上的外延層，其中，外延層由下往上依次包括應力緩沖層、GaN層及異質結構勢壘層，在柵極區域刻蝕異質結構勢壘層至GaN層形成一凹槽，并在凹槽上選擇生長p型GaN層，p型GaN層及異質結構勢壘層表面沉積有絕緣介質層，在異質結構勢壘層表面源極及漏極區域刻蝕絕緣介質層，柵極區域蒸鍍柵極金屬，源、漏極區域上蒸鍍歐姆接觸金屬。