[發明專利]自適應感應設計

有效

• 申請號: 201110338666.4
• 申請日: 2011-10-31
• 公開（公告）號: CN102664609A
• 公開（公告）日: 2012-09-12
• 發明（設計）人: 劉逸群
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H03K5/13
• 分類號: H03K5/13
• 代理公司: 北京德恒律師事務所 11306
• 代理人: 陸鑫;高雪琴

技術領域

本披露涉及自適應感應設計。

背景技術

感應電路通常具有兩種模式：自定時模式(self-timed?mode)和基于時鐘模式。在自定時模式下，參考時鐘(例如，時鐘CLK)邊沿(例如，上升邊沿)基于延遲時間生成字線(例如，字線WL)的脈沖寬度。例如，在時間TCLKR從時鐘CLK的上升邊沿時間延遲TWLR之后，生成字線WL的上升邊沿，并且從時間TCLKR在時間延遲TWLF之后，生成字線WL的下降邊沿。實際上，字線WL具有持續時間為TWLF-TWLR的脈沖寬度。

類似地，從時間TCLKR在延遲時間TSAER之后，生成信號SAE的上升邊沿，并且從時間TCLKR在延遲時間TSEAF之后，生成信號SAE的下降邊沿。結果，信號SAE具有持續時間為TSAEF-TSAER的脈沖寬度。換句話說，字線WL和信號SAE的上升邊沿和下降邊沿由時鐘CLK的上升邊沿觸發，并且字線WL和信號SAE的脈沖寬度由內部自復位電路確定，其中，內部自復位電路對工藝、電壓、以及溫度(PVT)變化非常敏感。而且，由于半導體制造處理改變導致自定時模式變得很難很好地跟蹤PVT處理變化。另外，由于自定時模式取決于時鐘頻率，當故障發生時，很難進行調試，并且不準確延遲時間模型(例如，用于時間TWLR、TWLF、TSAER、TSAEL等)可能導致頻率無關故障。

在基于時鐘模式下，字線WL的上升邊沿由時鐘CLK的上升邊沿觸發，同時字線WL的下降邊沿由時鐘CLK的下降邊沿觸發。結果，由于字線(例如，高)在低頻被激活較長一段時期，基于時鐘模式在較低頻率消耗很大功率。另一方面，信號SAE的上升邊沿由時鐘CLK的下降邊沿觸發，同時信號SAE的下降邊沿在隨后周期內由時鐘CLK的上升邊沿觸發。由于使用兩個時鐘周期的觸發機制，生成信號SAE的系統沒有效率。

在使用自定時模式和基于時鐘模式的一些方法中，使用手動開關在自定時模式和基于時鐘模式之間切換，這變得復雜并且需要人的介入。例如，當時鐘頻率改變(例如，從較高頻率到較低頻率)，用戶應該需要關掉時鐘，改變時鐘設定，并且再次接通時鐘。

發明內容

根據本發明的一個方面提供一種方法，該方法包括：接收具有時鐘脈沖寬度持續時間的時鐘信號；接收延遲時間；確定所述時鐘脈沖寬度持續時間和所述延遲時間之間的第一關系和第二關系；以及生成新時鐘，所述新時鐘具有由所述第一關系和所述延遲時間確定的第一新時鐘脈沖寬度持續時間以及由所述第二關系和所述時鐘脈沖寬度持續時間確定的第二新時鐘脈沖寬度持續時間；其中，基于所述第一關系和所述第二關系，所述第一新時鐘脈沖寬度持續時間和所述第二新時鐘脈沖寬度持續時間之間的切換是自動的。

優選地，當所述時鐘脈沖寬度持續時間大于所述延遲時間時，所述第一新時鐘脈沖寬度持續時間與所述延遲時間相同；以及當所述時鐘脈沖寬度持續時間小于所述延遲時間時，所述第二新時鐘脈沖寬度延遲時間與所述第一時鐘持續時間相同。

優選地，生成所述新時鐘包括：在所述延遲時間之后使所述時鐘反相，以形成被延遲的反相時鐘；以及執行所述時鐘和被延遲的反相時鐘之間的邏輯AND。

優選地，該方法進一步包括：生成具有所述新時鐘脈沖寬度的圖像的字線，用于存儲器陣列中。

優選地，該方法進一步包括：通過以下步驟生成感應放大器控制信號：使所述新時鐘反相，以形成反相新時鐘；在第二延遲時間之后使所述反相新時鐘反相，以形成被延遲反相的反相新時鐘；以及執行所述反相新時鐘和所述被延遲反相的反相新時鐘之間的邏輯AND函數。

優選地，選擇所述第二延遲時間，使得感應放大器具有足夠的時間將差分信號放大為全擺幅信號。

優選地，該方法進一步包括：生成位線預充電信號，其為所述新時鐘的圖像。

優選地，該方法進一步包括通過以下步驟生成感應放大器復位信號：生成位線預充電信號，其具有所述新時鐘的圖像；生成感應放大器控制信號；以及執行所述位線預充電信號和所述感應放大器控制信號之間的邏輯OR函數；其中，生成所述感應放大器控制信號包括：使所述新時鐘反相，以形成反相新時鐘；在第二延遲時間之后使所述反相新時鐘反相，以形成被延遲反相的反相新時鐘；以及執行所述反相新時鐘和所述被延遲反相的反相新時鐘之間的邏輯AND函數。

優選地，該方法進一步包括：選擇所述延遲時間，以滿足指定位線分裂的要求。