[發明專利]一種制作芯片上熔絲窗口的方法及熔絲窗口

有效

• 申請號: 201110338608.1
• 申請日: 2011-10-31
• 公開（公告）號: CN103094188A
• 公開（公告）日: 2013-05-08
• 發明（設計）人: 馬萬里
• 申請（專利權）人: 北大方正集團有限公司;深圳方正微電子有限公司
• 主分類號: H01L21/768
• 分類號: H01L21/768;H01L23/525
• 代理公司: 北京同達信恒知識產權代理有限公司 11291
• 代理人: 郭潤湘

技術領域

本發明涉及半導體芯片制造領域，尤其涉及一種制作芯片上熔絲窗口的方法及芯片上的熔絲窗口。

背景技術

在制作半導體芯片上的電路的過程中，常常需要刻蝕出熔絲窗口。壓焊塊區域的膜層結構如圖1所示，包括金屬層(一般情況下為鋁層)、氮化鈦層和鈍化層；在對結構如圖1所示的壓焊塊區域進行金屬熔絲時，需要將鈍化層和氮化鈦層刻蝕開，如圖2所示；熔絲窗口的膜層結構如圖3所示，包括多晶熔絲、介質層和鈍化層；在對如圖3所示結構的熔絲窗口進行多晶熔絲時，需要將鈍化層和介質層刻蝕開，如圖4所示。

但是在很多情況下，在制作半導體芯片上的電路的過程中，需要對設置在同一晶片上的壓焊塊區域和熔絲窗口同時進行熔絲處理，針對這種情況，目前的處理方式如下：采用干法刻蝕對壓焊塊區域窗口和熔絲窗口進行刻蝕，以將壓焊塊區域的鈍化層和氮化鈦刻蝕掉，以及將熔絲窗口的鈍化層和介質層刻蝕掉。

上述方式存在以下技術缺陷：由于氮化鈦的刻蝕氣體對介質層的刻蝕速度要大于對氮化鈦層的刻蝕速度，因此，可能會導致在剛刻蝕完氮化鈦層時，已經刻蝕掉介質層且已經對多晶熔絲區域進行了較大程度的刻蝕，從而導致多晶熔絲受損較嚴重的問題，具體的可參見圖5，圖5為同時刻蝕壓焊塊區域和熔絲窗口的結構對比圖。

發明內容

本發明實施例提供一種制作芯片上熔絲窗口的方法及芯片上的熔絲窗口，以增加芯片上覆蓋在熔絲窗口的鈍化層的厚度，降低在同時對芯片中的壓焊塊區域和熔絲窗口進行刻蝕過程中，由于刻蝕氣體對熔絲窗口的介質層的刻蝕速度大于壓焊塊區域的氮化鈦層的刻蝕速度而損壞熔絲窗口中的多晶熔絲區域的幾率。

一種制作芯片上熔絲窗口的方法，包括：

在芯片硅襯底上的多晶熔絲區域兩側設置場氧化層，設置在多晶熔絲區域兩側的場氧化層之間形成凹槽，所述多晶熔絲區域位于所述凹槽底部；

在所述硅襯底上設置介質層，所述介質層覆蓋所述硅襯底、場氧化層和所述多晶熔絲區域；

在所述介質層上沉積鈍化層。

較佳地，所述鈍化層中覆蓋在所述多晶熔絲區域的區域的厚度大于其他區域。

較佳地，所述多晶熔絲區域兩側設置所述場氧化層之后，還包括：在所述場氧化層上設置多晶條。

較佳地，所述凹槽的橫截面為倒梯形，所述橫截面為垂直于所述凹槽軸向的橫截面。

較佳地，所述硅襯底的材質為單晶硅。

基于前述制作芯片上熔絲窗口的方法，本發明實施例該提供一種芯片上的熔絲窗口，該熔絲窗口包括：

設置有多晶熔絲區域的硅襯底；

設置在芯片硅襯底上、且位于多晶熔絲區域兩側的場氧化層，位于所述多晶熔絲區域兩側的場氧化層之間形成凹槽，所述多晶熔絲區域位于所述凹槽底部；

覆蓋在所述硅襯底、場氧化層和所述多晶熔絲區域上的介質層；

覆蓋在所述介質層上的鈍化層。

較佳地，所述鈍化層中覆蓋在所述多晶熔絲區域的區域的厚度大于其他區域。

較佳地，所述場氧化層上設置有多晶條。

較佳地，所述凹槽的橫截面為倒梯形，所述橫截面為垂直于所述凹槽軸向的橫截面。

較佳地，所述硅襯底的材質為單晶硅。

本發明實施例中，在制作芯片上熔絲窗口時，首先在芯片硅襯底上的多晶熔絲區域兩側設置場氧化層，設置在多晶熔絲區域兩側的場氧化層之間形成凹槽，所述多晶熔絲區域位于所述凹槽底部；其次，在所述硅襯底上設置介質層，所述在介質層覆蓋所述硅襯底、場氧化層和所述多晶熔絲區域；最后在所述介質層上沉積鈍化層。采用本發明技術方案，由于在多晶熔絲區域兩側設置有氧化層，且兩側的氧化層之間形成凹槽，因此后續在沉積介質層和鈍化層時，由于在沉積過程中時介質層和鈍化層均有一定的流動性，因此，不僅在沉積過程中會在凹槽底部的多晶熔絲區域覆蓋一層介質層、鈍化層，而且位于凹槽兩側的部分介質層、鈍化層也會流動到凹槽中，從而更進一步的增加覆蓋在多晶熔絲區域的介質層和鈍化層的厚度，從而相對于現有技術而言，采用本發明技術方案可以增加芯片上覆蓋在熔絲窗口的鈍化層的厚度，降低在同時對芯片中的壓焊塊區域和熔絲窗口進行熔絲過程中，由于刻蝕氣體對熔絲窗口的介質層的刻蝕速度大于壓焊塊區域的氮化鈦層的刻蝕速度而損壞熔絲窗口中的多晶熔絲區域的幾率。

附圖說明

圖1為現有技術中壓焊塊區域的膜層結構示意圖；

圖2為現有技術中在對壓焊塊區域進行熔絲處理過程中刻蝕壓焊塊區域的結構示意圖；

圖3為現有技術中熔絲窗口的膜層結構；