[發明專利]制作半導體器件的方法

無效

• 申請號: 201110335781.6
• 申請日: 2011-10-31
• 公開（公告）號: CN103094109A
• 公開（公告）日: 2013-05-08
• 發明（設計）人: 甘正浩;馮軍宏
• 申請（專利權）人: 中芯國際集成電路制造(上海)有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L21/28;H01L21/265
• 代理公司: 北京市磐華律師事務所 11336
• 代理人: 董巍;顧珊

技術領域

本發明涉及半導體制造工藝，尤其涉及一種制作半導體器件的方法。

背景技術

隨著對超大規模集成電路高集成度和高性能的需求逐漸增加，半導體器件的關鍵尺寸越來越小。然而，當溝道長度縮短到可與源極和漏極的耗盡層寬度之和相比擬時，溝道邊緣（如源極、漏極和絕緣區邊緣）所造成的擾動變得更顯著，半導體器件的性能將偏離原有的長溝道特性。例如，在短溝道條件中，閾值電壓（即柵極的開啟電壓）會隨著漏極電壓的增加而降低，從而對半導體器件的閾值電壓控制以及漏電等特性造成不利影響。上述由于溝道長度縮短而發生的對半導體器件的特性的影響被稱為短溝道效應（Short?Channel?Effect）。

此外，由于短溝道半導體器件中會存在較強的電場，使得載流子獲得足夠的能量轉變為熱載流子，熱載流子可能穿過氧化物層注入到柵極，而形成柵電流，通常將其稱之為熱載流子注入（HCI）效應。熱載流子注入效應將嚴重降低半導體器件的可靠性。

因此，本發明提出一種制造半導體器件的方法，以解決上述問題。

發明內容

本發明提出了一種制作半導體器件的方法，包括：a）提供半導體襯底，所述半導體襯底上形成有多晶硅層；b）對所述多晶硅層進行N型柵極預摻雜工藝；c）對所述多晶硅層進行刻蝕，以形成N型多晶硅柵；d）執行N型淺摻雜工藝，以在所述多晶硅柵兩側的所述半導體襯底中形成N型淺摻雜區；以及e）執行N型源/漏極摻雜工藝，以在所述多晶硅柵兩側的所述半導體襯底中形成N型源極和N型漏極，其中，在所述b）步驟的柵極預摻雜工藝、所述d）步驟的N型淺摻雜工藝和所述e）步驟的N型源/漏極摻雜工藝中的至少一個包括同時摻雜碳和氟。

優選地，通過等離子化CF₄和?C₂F₆中的至少一種來同時摻雜碳和氟。

優選地，所述N型柵極預摻雜工藝中氟的摻雜劑量為10¹³-10¹⁷個/平方厘米。

優選地，所述N型柵極預摻雜工藝中摻雜能量為1-100KeV。

優選地，所述N型淺摻雜工藝中氟的摻雜劑量為10¹³-10¹⁷個/平方厘米。

優選地，所述N型淺摻雜工藝中摻雜能量為1-50KeV。

優選地，所述N型源/漏極摻雜工藝中氟的摻雜劑量為10¹³-10¹⁷個/平方厘米。

優選地，所述N型源/漏極摻雜工藝中摻雜能量為1-100KeV。

優選地，所述d）步驟之前還包括執行預非晶化注入的步驟，其中，注入元素為鍺。

優選地，所述d）步驟之后還包括N型淺摻雜工藝后的退火工藝。

優選地，所述e）步驟之前還包括執行預非晶化注入的步驟，其中，注入元素為鍺。

優選地，所述e）步驟之后還包括N型源/漏極摻雜工藝后的退火工藝。

優選地，在半導體襯底和多晶硅層之間還形成有柵介電層。

優選地，所述半導體器件為NMOS。

本發明的方法通過柵極預摻雜工藝、N型淺摻雜工藝和N型源/漏極摻雜工藝的至少一個中同時摻雜碳和氟，氟可以在硅與氧化硅的界面處形成具有較高鍵能的Si-F鍵，因此可以有效地改善熱載流子注入效應，進而改善半導體器件的可靠性。

附圖說明

本發明的下列附圖在此作為本發明的一部分用于理解本發明。附圖中示出了本發明的實施例及其描述，用來解釋本發明的原理。在附圖中，

圖1為根據本發明的制作半導體器件的工藝流程圖；

圖2為根據本發明一個實施方式的制作半導體器件的工藝流程圖；以及

圖3為根據本發明另一個實施方式的制作半導體器件的工藝流程圖。

具體實施方式

接下來，將結合附圖更加完整地描述本發明，附圖中示出了本發明的實施例。但是，本發明能夠以不同形式實施，而不應當解釋為局限于這里提出的實施例。相反地，提供這些實施例將使公開徹底和完全，并且將本發明的范圍完全地傳遞給本領域技術人員。在附圖中，為了清楚，層和區的尺寸以及相對尺寸可能被夸大。自始至終相同附圖標記表示相同的元件。?