[發明專利]用于評價OPC效果的測試結構

有效

• 申請號: 201110335409.5
• 申請日: 2011-10-28
• 公開（公告）號: CN103094251A
• 公開（公告）日: 2013-05-08
• 發明（設計）人: 劉梅;朱冬慧;陳福成
• 申請（專利權）人: 上海華虹NEC電子有限公司
• 主分類號: H01L23/544
• 分類號: H01L23/544
• 代理公司: 上海浦一知識產權代理有限公司 31211
• 代理人: 王江富

1.一種用于評價CMOS多晶硅層OPC效果的測試結構，所述測試結構包括2*N個CMOS器件，N為大于等于3的整數，根據設定尺寸采用相應的一套包括OPC過程的CMOS半導體工藝生產，其特征在于，

所述2*N個CMOS器件中的N個CMOS器件作為檢驗組；

所述2*N個CMOS器件中的N個CMOS器件作為參照組；

所述檢驗組中的CMOS器件，其L形多晶硅距離單晶硅有源區的間距等于e；

所述參照組中的CMOS器件，其L形多晶硅距離單晶硅有源區的間距大于等于2e；

e為該套CMOS半導體工藝設計規則中的L形多晶硅距離同一MOS的單晶硅有源區的最小距離。

2.根據權利要求1所述的用于評價CMOS多晶硅層OPC效果的測試結構，其特征在于，所述參照組中的CMOS器件，其L形多晶硅距離單晶硅有源區的間距大于等于0.5um且小于等于1um。

3.根據權利要求1所述的用于評價CMOS多晶硅層OPC效果的測試結構，其特征在于，各個CMOS器件的柵、源、漏以多指狀，通過通孔及金屬以并聯形式實現版圖，其中柵并聯數大于等于3。

4.根據權利要求1所述的用于評價CMOS多晶硅層OPC效果的測試結構，其特征在于，各CMOS器件的溝道寬度，大于等于f，并且大于等于(2c+a)，并且小于1um，f為該套CMOS半導體工藝設計規則中的最小溝道寬度，c為該套CMOS半導體工藝設計規則中的單晶硅有源區包住通孔的最小尺寸，a為該套CMOS半導體工藝設計規則中的通孔的尺寸。

5.根據權利要求4所述的用于評價CMOS多晶硅層OPC效果的測試結構，其特征在于，各CMOS器件的溝道寬度范圍在0.2～0.5um。

6.根據權利要求1所述的用于評價CMOS多晶硅層OPC效果的測試結構，其特征在于，各CMOS器件的溝道長度，大于等于g，g為該套CMOS半導體工藝設計規則中的最小溝道長度。

7.根據權利要求6所述的用于評價CMOS多晶硅層OPC效果的測試結構，其特征在于，各CMOS器件的溝道長度等于g。

8.根據權利要求1至7任一項所述的用于評價CMOS多晶硅層OPC效果的測試結構，其特征在于，所述CMOS器件同為NMOS或同為PMOS。

9.一種用于評價CMOS單晶硅有源區層OPC效果的測試結構，所述測試結構包括2*N個CMOS器件，N為大于等于3的整數，根據設定尺寸采用相應的一套包括OPC過程的CMOS半導體工藝生產，其特征在于，

所述2*N個CMOS器件中的N個CMOS器件作為檢驗組；

所述2*N個CMOS器件中的N個CMOS器件作為參照組；

所述檢驗組中的CMOS器件，其源、漏端的L形有源區單晶硅距離溝道上的多晶硅的間距等于h；

所述參照組中的CMOS器件，其源、漏端的L形有源區單晶硅距離溝道上的多晶硅的間距大于等于2h；

h為該套CMOS半導體工藝設計規則中的L形單晶硅有源區距離同一MOS的多晶硅的最小距離。

10.根據權利要求9所述的用于評價CMOS單晶硅有源區層OPC效果的測試結構，其特征在于，所述參照組中的CMOS器件，其源、漏端的L形有源區單晶硅距離溝道上的多晶硅的間距范圍在0.2um～1um。

11.根據權利要求9所述的用于評價CMOS單晶硅有源區層OPC效果的測試結構，其特征在于，各個CMOS器件的柵、源、漏以多指狀，通過通孔及金屬以并聯形式實現版圖，其中柵并聯數大于等于3。

12.根據權利要求9所述的用于評價CMOS單晶硅有源區層OPC效果的測試結構，其特征在于，各CMOS器件的溝道寬度，大于等于f，f為該套CMOS半導體工藝設計規則中的最小溝道寬度。

13.根據權利要求12所述的用于評價CMOS單晶硅有源區層OPC效果的測試結構，其特征在于，各CMOS器件的溝道寬度等于f。

14.根據權利要求9所述的用于評價CMOS單晶硅有源區層OPC效果的測試結構，其特征在于，各CMOS器件的溝道長度，大于等于g，g為該套CMOS半導體工藝設計規則中的最小溝道長度。