[發(fā)明專利]一種半導(dǎo)體器件的制造方法

無效

• 申請(qǐng)?zhí)枺?/td>: 201110332817.5
• 申請(qǐng)日: 2011-10-28
• 公開（公告）號(hào): CN103094097A
• 公開（公告）日: 2013-05-08
• 發(fā)明（設(shè)計(jì)）人: 張海洋;胡敏達(dá)
• 申請(qǐng)（專利權(quán)）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號(hào): H01L21/3213
• 分類號(hào): H01L21/3213
• 代理公司: 北京市磐華律師事務(wù)所 11336
• 代理人: 董巍;顧珊

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體制造工藝，具體而言涉及一種鋁襯墊（Al-pad）的蝕刻方法。

背景技術(shù)

在半導(dǎo)體制造工藝中，形成鋁襯墊時(shí)采用的蝕刻工藝被認(rèn)為是導(dǎo)致等離子體誘導(dǎo)損傷（plasma?induced?damage）的來源之一。在所述蝕刻過程中，當(dāng)接近蝕刻終點(diǎn)時(shí)，被蝕刻的鋁變得很薄，其累積了大量的所述蝕刻等離子體所誘導(dǎo)產(chǎn)生的正電荷。在蝕刻過程所產(chǎn)生的電場(chǎng)的作用下，半導(dǎo)體襯底中的電子向所述很薄的鋁金屬層移動(dòng)，從而導(dǎo)致柵氧化層的擊穿，即所述等離子體誘導(dǎo)損傷。

因此，需要提出一種方法，以解決上述問題。

發(fā)明內(nèi)容

針對(duì)現(xiàn)有技術(shù)的不足，本發(fā)明提供一種半導(dǎo)體器件的制造方法，包括：提供半導(dǎo)體襯底，在所述半導(dǎo)體襯底上形成絕緣層，且在所述絕緣層中形成一金屬鋁層；在所述金屬鋁層上依次形成底部抗反射涂層和光刻膠，對(duì)所述金屬鋁層進(jìn)行圖形化處理；采用等幅波等離子體對(duì)所述經(jīng)圖形化的金屬鋁層進(jìn)行主蝕刻；采用脈沖等離子體對(duì)所述經(jīng)圖形化的金屬鋁層進(jìn)行過蝕刻；去除所述底部抗反射涂層和光刻膠。

進(jìn)一步，所述絕緣層為具有低介電常數(shù)的材料層。

進(jìn)一步，當(dāng)所述被蝕刻的金屬鋁層的厚度達(dá)到所述等幅波等離子體蝕刻終點(diǎn)的控制點(diǎn)時(shí)，所述主蝕刻終止。

進(jìn)一步，所述脈沖等離子體的脈沖頻率和脈沖占空比均可以依據(jù)制造工藝的實(shí)際情況加以調(diào)整。

進(jìn)一步，所述過蝕刻直到露出所述絕緣層為止。

根據(jù)本發(fā)明，可以在形成鋁襯墊的過程中避免所采用的蝕刻等離子體導(dǎo)致的等離子體誘導(dǎo)損傷。?

附圖說明

本發(fā)明的下列附圖在此作為本發(fā)明的一部分用于理解本發(fā)明。附圖中示出了本發(fā)明的實(shí)施例及其描述，用來解釋本發(fā)明的原理。

附圖中：

圖1A-圖1E為本發(fā)明提出的鋁襯墊的蝕刻方法的各步驟的示意性剖面圖；

圖2為本發(fā)明提出的鋁襯墊的蝕刻方法的流程圖。

具體實(shí)施方式

在下文的描述中，給出了大量具體的細(xì)節(jié)以便提供對(duì)本發(fā)明更為徹底的理解。然而，對(duì)于本領(lǐng)域技術(shù)人員而言顯而易見的是，本發(fā)明可以無需一個(gè)或多個(gè)這些細(xì)節(jié)而得以實(shí)施。在其他的例子中，為了避免與本發(fā)明發(fā)生混淆，對(duì)于本領(lǐng)域公知的一些技術(shù)特征未進(jìn)行描述。

為了徹底理解本發(fā)明，將在下列的描述中提出詳細(xì)的步驟，以便闡釋本發(fā)明提出的鋁襯墊的蝕刻方法。顯然，本發(fā)明的施行并不限定于半導(dǎo)體領(lǐng)域的技術(shù)人員所熟習(xí)的特殊細(xì)節(jié)。本發(fā)明的較佳實(shí)施例詳細(xì)描述如下，然而除了這些詳細(xì)描述外，本發(fā)明還可以具有其他實(shí)施方式。

應(yīng)當(dāng)理解的是，當(dāng)在本說明書中使用術(shù)語“包含”和/或“包括”時(shí)，其指明存在所述特征、整體、步驟、操作、元件和/或組件，但不排除存在或附加一個(gè)或多個(gè)其他特征、整體、步驟、操作、元件、組件和/或它們的組合。

下面，參照?qǐng)D1A-圖1E和圖2來描述本發(fā)明提出的鋁襯墊的蝕刻方法的詳細(xì)步驟。

參照?qǐng)D1A-圖1E，其中示出了本發(fā)明提出的鋁襯墊的蝕刻方法的各步驟的示意性剖面圖。

首先，如圖1A所示，提供半導(dǎo)體襯底100，所述半導(dǎo)體襯底100的構(gòu)成材料可以采用未摻雜的單晶硅、摻雜有雜質(zhì)的單晶硅、絕緣體上硅（SOI）等。作為示例，在本實(shí)施例中，半導(dǎo)體襯底100選用單晶硅材料構(gòu)成。在半導(dǎo)體襯底100中形成有隔離槽，埋層，以及各種阱(well)結(jié)構(gòu)，為了簡(jiǎn)化，圖示中予以省略。

在所述半導(dǎo)體襯底100上，形成有各種元件，為了簡(jiǎn)化，圖示中予以省略，這里僅示出一絕緣層101，其通常為具有低介電常數(shù)的材料層，本實(shí)施例中采用氧化硅層。

接下來，在所述絕緣層101中形成一凹槽，并沉積一金屬鋁層102于所述絕緣層101上，以填充所述凹槽。

接著，如圖1B所示，在所述金屬鋁層102上依次形成底部抗反射涂層（BARC）和光刻膠103，對(duì)所述金屬鋁層102進(jìn)行圖形化處理。

接著，如圖1C所示，采用等幅波等離子體（continuous?wave?plasma）104蝕刻所述經(jīng)圖形化的金屬鋁層102。當(dāng)所述被蝕刻的金屬鋁層的厚度達(dá)到所述等幅波等離子體蝕刻終點(diǎn)的控制點(diǎn)105時(shí)，所述等幅波等離子體蝕刻終止。為與下述蝕刻過程相區(qū)分，上述蝕刻過程稱之為主蝕刻。