[發(fā)明專利]一種維持電壓可調(diào)節(jié)的可控硅結(jié)構(gòu)

有效

• 申請(qǐng)?zhí)枺?/td>: 201110332265.8
• 申請(qǐng)日: 2011-10-27
• 公開(kāi)（公告）號(hào): CN102332467A
• 公開(kāi)（公告）日: 2012-01-25
• 發(fā)明（設(shè)計(jì)）人: 曾傳濱;畢津順;李多力;羅家俊;韓鄭生
• 申請(qǐng)（專利權(quán)）人: 中國(guó)科學(xué)院微電子研究所
• 主分類號(hào): H01L29/10
• 分類號(hào): H01L29/10;H01L29/74
• 代理公司: 北京市德權(quán)律師事務(wù)所 11302
• 代理人: 劉麗君

技術(shù)領(lǐng)域

?本發(fā)明涉及靜電放電防護(hù)電路，具體涉及一種維持電壓可調(diào)節(jié)的可控硅結(jié)構(gòu)。

背景技術(shù)

靜電放電（Electro?Static?Discharge，ESD）防護(hù)能力是集成電路的重要可靠性指標(biāo)之一。隨著關(guān)鍵尺寸的減小，核心電路能工作電壓越來(lái)越小，如0.18um工藝的工作電壓是1.8V，0.13um工藝的工作電壓是1.5V，在靜電脈沖下能承受的耐壓也隨之進(jìn)一步降低。為了獲得足夠低的保護(hù)電壓，目前大量使用SCR可控硅結(jié)構(gòu)對(duì)集成電路進(jìn)行靜電保護(hù)。為了防止SCR在工作時(shí)發(fā)生誤觸發(fā)閂鎖效應(yīng)，常用的方法是串聯(lián)二極管或者加大觸發(fā)電流，通過(guò)高的維持電壓關(guān)斷閂鎖效應(yīng)或大的觸發(fā)電流需求防止SCR結(jié)構(gòu)觸發(fā)。這些做法雖然解決了一些實(shí)際問(wèn)題，但也存在一定的問(wèn)題，如在SOI電路中，厚SOI薄膜的SCR結(jié)構(gòu)維持電壓在1V—1.1V之間，串聯(lián)一個(gè)二極管的維持電壓調(diào)節(jié)能力是0.9V，對(duì)于1.8V工作的電路，為了獲得2.3V的維持電壓，則存在較大的難度，當(dāng)串聯(lián)一個(gè)二極管時(shí)，維持電壓為2-2.1V，可靠性偏低，串聯(lián)兩個(gè)二極管時(shí)，維持電壓為3.0V左右，維持電壓又過(guò)高，大幅度降低了可控硅結(jié)構(gòu)的ESD保護(hù)能力；采用加大觸發(fā)電流的方法，由于其維持電壓低于工作電壓，一旦觸發(fā)了閂鎖結(jié)構(gòu)將難于在工作狀態(tài)下關(guān)斷，對(duì)于高可靠性集成電路存在較大風(fēng)險(xiǎn)。

發(fā)明內(nèi)容

本發(fā)明的目的在于，解決現(xiàn)有集成電路中維持電壓難以調(diào)節(jié)準(zhǔn)確的問(wèn)題，提供了一種維持電壓可調(diào)節(jié)的可控硅結(jié)構(gòu)，包括：一第一N型阱、一第二N型阱、一第一P型阱、一第二P型阱、一第一P+摻雜區(qū)及一第一N+摻雜區(qū)；

所述第一N型阱和所述第一P型阱，制作在未減薄的SOI層上；

所述第一P+摻雜區(qū)，制作在所述第一N型阱中，與陽(yáng)極相連；

所述第一N+摻雜區(qū)，制作在所述第一P型阱中，與陰極相連；

所述第二N型阱和所述第二P型阱，制作在減薄的SOI層上；

所述第一N型阱依次通過(guò)第二N型阱、第二P型阱與所述第一P型阱相連；

通過(guò)調(diào)節(jié)第二N型阱和/或第二P型阱溝道長(zhǎng)度，可調(diào)節(jié)可控硅結(jié)構(gòu)維持電壓。

進(jìn)一步，所述可控硅結(jié)構(gòu)是一靜電放電保護(hù)組件。

進(jìn)一步，所述減薄的SOI層厚度小于300nm。

進(jìn)一步，所述的可控硅結(jié)構(gòu)還包括：

一觸發(fā)電極，所述觸發(fā)電極是制作在第一N型阱中的第二N+電極或者制作在第一P型阱中的第二P+電極，當(dāng)觸發(fā)電流通過(guò)所述觸發(fā)電極進(jìn)入第二N型阱或第二P型阱形成的溝道區(qū)時(shí)，可將可控硅觸發(fā)到閂鎖狀態(tài)，當(dāng)觸發(fā)電流關(guān)閉時(shí)，由于維持電壓高于工作電壓，可將可控硅閂鎖狀態(tài)關(guān)斷。

進(jìn)一步，當(dāng)所述觸發(fā)電極是制作在第一N型阱中的第二N+電極時(shí)：

所述觸發(fā)電極與一觸發(fā)結(jié)構(gòu)相連，所述觸發(fā)結(jié)構(gòu)在靜電事件發(fā)生瞬間將所述第二N+電極電壓拉低到小于陽(yáng)極電壓，在所述第一N型阱、第二N型阱中產(chǎn)生觸發(fā)電流，將所述可控硅結(jié)構(gòu)閂鎖狀態(tài)觸發(fā)，正常工作時(shí)，所述觸發(fā)結(jié)構(gòu)將所述第二N+電極電壓恢復(fù)到陽(yáng)極電壓，由于維持電壓大于工作電壓，可將所述可控硅結(jié)構(gòu)閂鎖狀態(tài)關(guān)斷。?

進(jìn)一步，所述觸發(fā)結(jié)構(gòu)是一種電阻－電容觸發(fā)互補(bǔ)型金屬氧化物半導(dǎo)體結(jié)構(gòu)CMOS，所述電阻一端與陰極相連，一端與電容相連，所述電容另一端與陽(yáng)極相連；所述電阻與電容的公共端與CMOS的柵極相連，CMOS的PMOS源－體極與陽(yáng)極相連，CMOS的NMOS源－體極與陰極相連，CMOS的漏極與所述觸發(fā)電極第二N+電極相連。

進(jìn)一步，所述觸發(fā)電極是制作在第一P型阱中的第二P+電極時(shí)：

所述觸發(fā)電極與一觸發(fā)結(jié)構(gòu)相連，所述觸發(fā)結(jié)構(gòu)在靜電事件發(fā)生瞬間將所述第二P+電極電壓抬升到高于陰極電壓，在所述第一P型阱、第二P型阱中產(chǎn)生觸發(fā)電流，將所述可控硅結(jié)構(gòu)閂鎖狀態(tài)觸發(fā)，正常工作時(shí)，所述觸發(fā)結(jié)構(gòu)將所述第二P+電極電壓恢復(fù)到陰極電壓，由于維持電壓大于工作電壓，可將所述可控硅結(jié)構(gòu)閂鎖狀態(tài)關(guān)斷。

進(jìn)一步，所述觸發(fā)結(jié)構(gòu)是一種電阻－電容觸發(fā)互補(bǔ)型金屬氧化物半導(dǎo)體結(jié)構(gòu)CMOS，所述電阻一端與陽(yáng)極相連，一端與電容相連，所述電容另一端與陰極相連；所述電阻與電容的公共端與CMOS的柵極相連，CMOS的PMOS源－體極與陽(yáng)極相連，CMOS的NMOS源－體極與陰極相連，CMOS的漏極與所述觸發(fā)電極第二P+電極相連。

進(jìn)一步，所述的可控硅結(jié)構(gòu)還包括：