[發明專利]一種位級非易失性靜態隨機存取存儲器及其實現方法

有效

• 申請號: 201110331542.3
• 申請日: 2011-10-27
• 公開（公告）號: CN102394107A
• 公開（公告）日: 2012-03-28
• 發明（設計）人: 亢勇;陳邦明
• 申請（專利權）人: 上海新儲集成電路有限公司
• 主分類號: G11C16/06
• 分類號: G11C16/06;G11C16/24
• 代理公司: 上海麥其知識產權代理事務所(普通合伙) 31257
• 代理人: 董紅曼

技術領域

本發明涉及一種靜態存儲器，尤其是涉及一種位級非易失性靜態隨機存取存儲器及其實現方法。

背景技術

存儲器是半導體產業的重要組成部分，近幾年來隨著消費電子市場的快速增長，存儲器的市場越來越大。目前，市場上主流的存儲器包括靜態隨機存取存儲器（SRAM）、動態隨機存取存儲器（DRAM）和閃存（FLASH）等，這些存儲器在各個方面起著重要的作用。

眾所周知，在非易失性存儲器領域，市場熱度節節攀升。近日，靜態隨機存取存儲器（SRAM）家族又增加了新的成員非易失性SRAM（?Non-volatile?SRAM）兼具SRAM和FLASH的優點,主要用于掉電時保存不能丟失的重要的數據,應用領域廣泛。例如網絡通訊類有路由器,高端交換機,防火墻等;打印設備類有打印機,傳真機,掃描儀等；工業控制類有工控板,鐵路信號控制系統,高壓電繼電器等；汽車電子類有行駛記錄儀等。

現有的非易失性靜態隨機存取存儲器（NVSRAM）主要采用Flash/EEPROM+SRAM的方式來實現。NVSRAM不僅僅是提供了一個快速的SRAM（快速地讀寫操作），而且還包含了一個電可擦可編程只讀存儲器（EEPROM:Electrically?Erasable?Programmable?Read-Only?Memory）或Flash，同樣容量的SRAM會配置同樣容量的EEPROM或Flash，但大多數產品都不是位級實現的。NVSRAM同時包括了復雜的邏輯控制電路，提供給用戶便利的功能，并使他們得到安全的數據保護。

在系統下電或者上電時，自動開始存儲（STORE）或者恢復（RECALL）操作。也可以通過軟件或者硬件信號，由用戶控制開始存儲或者恢復操作。一旦存儲和恢復周期開始后，SRAM的進一步輸入輸出便被禁止，直至周期結束，片上的存儲和恢復控制單元控制數據在SRAM與EEPROM/Flash之間轉移在任何時間，幾毫秒之內SRAM中的數據就可以被存儲于EEPROM/Flash中，數據可以寫進EEPROM/Flash中至少10萬次，從EEPROM/Flash中讀出數據至SRAM中的次數是沒有限制的，NVSRAM保證數據從上一次保存周期結束后可以至少保存十年以上，它保證在芯片調換時或者未來電壓突然中斷時，數據不會丟失。

本發明克服了現有技術中NVSRAM無法通過位級實現的缺陷，提出了一種位級非易失性靜態隨機存取存儲器及其實現方法。與傳統的SRAM陣列與EEPROM/FLASH存儲陣列分離的NVSRAM相比，本發明的位級非易失性靜態隨機存取存儲器具有位級存儲和恢復數據的能力，控制電路簡單且數據可瞬間恢復使系統掉電后恢復時間大大縮短。

發明內容

本發明公開了一種位級非易失性靜態隨機存取存儲器，包括非易失性靜態存儲單元陣列、字線譯碼器、位線譯碼器、預充電電路、多路選擇器、讀電路與寫電路；所述非易失性靜態存儲單元陣列通過通常讀寫字線、存儲和恢復控制字線與所述字線譯碼器連接，所述非易失性靜態存儲單元陣列通過位線、反位線與所述位線譯碼器、預充電電路連接；所述多路選擇器通過數據總線與所述位線譯碼器連接，所述讀電路、寫電路分別與所述多路選擇器連接；所述非易失性靜態存儲單元陣列包括非易失性靜態存儲單元。

其中，所述非易失性靜態存儲單元包括靜態存儲單元和兩個相變存儲單元，所述靜態存儲單元分別與所述相變存儲單元串聯連接。

其中，所述靜態存儲單元包括兩個PMOS晶體管、四個NMOS晶體管；所述一個PMOS晶體管的源極與電源連接，所述PMOS晶體管的柵極與所述第二個PMOS晶體管的漏極連接，所述第一個PMOS晶體管的漏極與所述第二個PMOS晶體管的柵極連接；所述第二個PMOS晶體管的源極與電源連接，所述PMOS晶體管的柵極與所述第一個PMOS晶體管的漏極連接，所述第二個PMOS晶體管的漏極與所述第一個PMOS晶體管的柵極連接；所述第一個NMOS晶體管的漏極與所述第一個PMOS晶體管的漏極連接，所述第一個NMOS晶體管的柵極與所述第二個PMOS晶體管的漏極連接，所述第一個NMOS晶體管的源極接地；所述第二個NMOS晶體管的漏極與所述第二個PMOS晶體管的漏極連接，所述第二個NMOS晶體管的柵極與所述第一個PMOS晶體管的漏極連接，所述第二個NMOS晶體管的源極接地；所述第三個NMOS晶體管的源極與所述第一個PMOS晶體管的漏極連接，漏極與所述位線連接，柵極與所述通常讀寫字線連接。所述第四個NMOS晶體管的源極與所述第二個PMOS晶體管的漏極連接，漏極與所述反位線連接，柵極通過所述通常讀寫字線與所述字線譯碼器連接。