[發明專利]時鐘集成電路

有效

• 申請號: 201110327244.7
• 申請日: 2011-10-25
• 公開（公告）號: CN103078607A
• 公開（公告）日: 2013-05-01
• 發明（設計）人: 陳重光
• 申請（專利權）人: 旺宏電子股份有限公司
• 主分類號: H03K3/011
• 分類號: H03K3/011;H03K3/012
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 周國城

技術領域

本發明是關于具有時鐘電路的集成電路，其可容忍諸如溫度及電源等變異。

背景技術

集成電路的時鐘電路的運作會隨溫度及電源等因子而有變異。由于這些變異會影響輸出時鐘訊號的最終時序，已有多項研究進行期能針對此一問題，在上述變異存在的情況下，產生較均勻的輸出時鐘訊號。

舉例而言，集成電路的時鐘電路可依賴由產生高于供應電壓的電壓磊與一電壓調節器組合所產生的一參考信號。如此的電路會消耗大量的晶粒面積與電流。

因此產生需求，希望能夠解決這些變異問題，但采用較不復雜的結構與較少的成本。

發明內容

本發明是提供一種產生一信號的具有延遲電路的集成電路。此集成電路具有延遲電路且包括時序電路、電流產生區塊、多個電流鏡像區塊及電平切換電路。

此時序電路具有在參考信號之間切換的一輸出。

此電流產生區塊具有一輸出控制電流至少控制(i)在該些參考信號之間的放電速率，(ii)在該些參考信號之間切換的充電速率中的一個補償電路由一供應電壓提供電源。

此多個電流鏡像區塊其產生多個該電流產生區塊的該輸出控制電流的多個版本，該多個電流版本控制該時序電路不同部分的該放電速率與該充電速率中的至少一個。

此電平切換電路與該時序電路的該輸出耦接，該電平切換電路具有決定該具有延遲電路的集成電路的該時鐘信號的一輸出，其中該電平切換電路的該輸出切換輸出電平以響應該時序電路的該輸出到達該電平切換電路的一觸發點。

在一實施例中，該時序電路與該電平切換電路決定與該時鐘信號的該輸出。

在不同的實施例中，該電流產生區塊的該輸出電流包括一電源補償成分與一溫度補償成分中的至少一個。

在如此具有溫度補償成分的實施例中，該溫度補償成分其具有一可調整的溫度系數。在某些具有可調整溫度系數的實施例中，該可調整溫度系數包括與溫度成正比、反比或無關中的至少一個。

在某些具有溫度補償成分的實施例中，該溫度補償成分具有一可調整的溫度系數，且該可調整的溫度系數包括與溫度相關之一電壓成分，其可以超過一倍的關聯性調整。

在某些具有溫度補償成分的實施例中，該溫度補償成分具有一可調整的溫度系數，且該可調整的溫度系數包括與溫度相關的一電壓成分，其可以小于一倍的關聯性調整。

在某些具有電源補償成分的實施例中，該電源補償成分其具有一可調整的電源系數。在某些具有可調整電源系數的實施例中，在一特定電流值的該電源補償成分具有一個可調整電源系數的范圍。在某些具有可調整電源系數的實施例中，該可調整電源系數包括與溫度成正比、反比或無關中的至少一個。

在某些具有電源補償成分的實施例中，該電源補償成分具有一可調整的電源系數，且該可調整的電源系數包括與電源相關的一電壓成分，其可以超過一倍的關聯性調整。

在某些具有電源補償成分的實施例中，該電源補償成分具有一可調整的電源系數，且該可調整的電源系數包括與電源相關的一電壓成分，其可以小于一倍的關聯性調整。

在一實施例中，該多個輸出電流的版本分別是該輸出電流的一個比例。

在一實施例中，更包括一栓鎖電路。該栓鎖電路接收該電平切換電路的該輸出及產生該具有延遲電路的集成電路的該時鐘信號，該栓鎖電路包含交互耦接的邏輯柵，使得該栓鎖電路中該交互耦接的邏輯柵的輸出與該栓鎖電路中的另一交互耦接的邏輯柵的輸入耦接，該栓鎖電路具有多個輸入與該時序電路的不同部分耦接。

本發明的另一目的是提供一種自一具有延遲電路的集成電路產生一時鐘信號的方法。該方法包含下列步驟：

將一時序電路的輸出于多個參考信號之間切換；

產生一電流，其至少控制(i)在該些參考信號之間的放電速率，(ii)在該些參考信號之間切換的充電速率中的一個；

產生該電流的多個電流版本，以至少控制該時序電路不同部分的該放電速率與該充電速率中的至少一個，該多個電流版本控制該時序電路不同部分的該放電速率與該充電速率中的至少一個；以及

切換一電平切換電路的輸出電平而響應該時序電路的該輸出到達該電平切換電路的一觸發點，該電平切換電路的一輸出決定該具有延遲電路的集成電路的該時鐘信號。

在一實施例中，該時序電路與該電平切換電路決定與該時鐘信號的該輸出。