[發(fā)明專利]抗單粒子翻轉(zhuǎn)的掃描結(jié)構(gòu)D觸發(fā)器

有效

• 申請?zhí)枺?/td>: 201110323935.X
• 申請日: 2011-10-21
• 公開（公告）號: CN102394601A
• 公開（公告）日: 2012-03-28
• 發(fā)明（設(shè)計(jì)）人: 池雅慶;孫永節(jié);李鵬;梁斌;杜延康;劉必慰;陳建軍;何益百;秦軍瑞
• 申請（專利權(quán)）人: 中國人民解放軍國防科學(xué)技術(shù)大學(xué)
• 主分類號: H03K3/013
• 分類號: H03K3/013;H03K19/003;H03K3/02
• 代理公司: 國防科技大學(xué)專利服務(wù)中心 43202
• 代理人: 郭敏

技術(shù)領(lǐng)域

本發(fā)明涉及一種帶掃描結(jié)構(gòu)的主從D觸發(fā)器，特別涉及一種抗單粒子翻轉(zhuǎn)(signal?event?upset)的掃描結(jié)構(gòu)D觸發(fā)器。

背景技術(shù)

在宇宙空間中，存在大量高能粒子(質(zhì)子、電子、重離子)和帶電粒子。集成電路受這些高能粒子和帶電粒子的轟擊后，集成電路中會(huì)產(chǎn)生電子脈沖，可能使集成電路內(nèi)部節(jié)點(diǎn)原有的電平發(fā)生翻轉(zhuǎn)，此效應(yīng)稱為單粒子翻轉(zhuǎn)(SEU)。單粒子轟擊集成電路的LET(線性能量轉(zhuǎn)移)值越高，產(chǎn)生的電子脈沖越強(qiáng)。航空、航天領(lǐng)域中使用的集成電路都會(huì)受到單粒子翻轉(zhuǎn)的威脅，使集成電路工作不穩(wěn)定，甚至產(chǎn)生致命的錯(cuò)誤，因此開發(fā)先進(jìn)的集成電路抗單粒子翻轉(zhuǎn)加固技術(shù)尤為重要。

集成電路的抗單粒子翻轉(zhuǎn)加固技術(shù)可以分為系統(tǒng)級加固、電路級加固和器件級加固。系統(tǒng)級加固的集成電路可靠性高，但版圖面積大、功耗大、運(yùn)行速度慢。器件級加固的集成電路運(yùn)行速度快，版圖面積小、功耗低，但器件級加固實(shí)現(xiàn)難度大，成本高。電路級加固的集成電路可靠性高，版圖面積、功耗和運(yùn)行速度優(yōu)于系統(tǒng)級加固的集成電路，且實(shí)現(xiàn)難度和成本小于器件級加固的集成電路，是十分重要的集成電路抗單粒子翻轉(zhuǎn)加固方法。

D觸發(fā)器是時(shí)序邏輯電路中使用最多的單元之一，其抗單粒子翻轉(zhuǎn)能力直接決定了集成電路的抗單粒子翻轉(zhuǎn)能力。對D觸發(fā)器進(jìn)行電路級加固可以在較小的版圖面積、功耗和成本下有效地提高集成電路的抗單粒子翻轉(zhuǎn)能力。

傳統(tǒng)的D觸發(fā)器為主從D觸發(fā)器，一般由主級鎖存器和從級鎖存器串聯(lián)構(gòu)成，鎖存器的抗單粒子翻轉(zhuǎn)加固是實(shí)現(xiàn)D觸發(fā)器抗單粒子加固的有效方法。T.Clain等人在IEEE?Transaction?on?Nuclear?Science(IEEE原子能科學(xué)學(xué)報(bào))上發(fā)表的“Upset?Hardened?Memory?Design?for?Submicron?CMOS?Technology”(在亞微米CMOS技術(shù)下的翻轉(zhuǎn)加固存儲(chǔ)單元設(shè)計(jì))(1996年12月第6期43卷，第2874～2878頁)提出了一種冗余加固的鎖存器，該鎖存器在經(jīng)典鎖存器結(jié)構(gòu)的基礎(chǔ)上增加了一個(gè)反相器和一個(gè)反饋回路，與原有反相器和反饋回路互為冗余電路。反相器中N管的輸入和P管的輸入分離，分別連接兩個(gè)反饋回路，反饋回路中C²MOS電路的N管和P管的輸入分別來自兩個(gè)反相器的輸出。該鎖存器的信號輸入和信號保存由C²MOS時(shí)鐘電路控制。該冗余加固的鎖存器優(yōu)點(diǎn)在于：轟擊一個(gè)節(jié)點(diǎn)時(shí)產(chǎn)生的翻轉(zhuǎn)電平可以通過其冗余電路內(nèi)對應(yīng)節(jié)點(diǎn)的正確電平恢復(fù)到原來狀態(tài)。該冗余加固的鎖存器的不足在于：輸入端兩個(gè)互為冗余的C²MOS電路共用一個(gè)上拉PMOS管和一個(gè)下拉NMOS管，使反饋回路中C²MOS電路的輸出節(jié)點(diǎn)與冗余電路對應(yīng)節(jié)點(diǎn)之間存在一個(gè)間接通路，當(dāng)單粒子轟擊使該C²MOS電路輸出節(jié)點(diǎn)的電平翻轉(zhuǎn)，則該翻轉(zhuǎn)電平會(huì)沿間接通路傳播到冗余電路的對應(yīng)節(jié)點(diǎn)，如果單粒子轟擊的LET值較高，則兩個(gè)互為冗余的電路均會(huì)發(fā)生電平翻轉(zhuǎn)，最終使鎖存器的輸出也發(fā)生翻轉(zhuǎn)。由兩個(gè)該種冗余加固的鎖存器串聯(lián)組成的傳統(tǒng)冗余加固的D觸發(fā)器，當(dāng)單粒子轟擊的LET值較高，則兩個(gè)互為冗余的電路也均會(huì)發(fā)生電平翻轉(zhuǎn)，最終使傳統(tǒng)冗余加固的D觸發(fā)器的輸出也發(fā)生翻轉(zhuǎn)。R.Naseer等人在the?48th?IEEE?International?Midwest?Symposium?on?Circuits?and?Systems(第48屆IEEE電路和系統(tǒng)中西部國際會(huì)議)上發(fā)表的“The?DF-DICE?Storage?Element?for?Immunity?to?Soft?Errors”(對軟錯(cuò)誤免疫的DF-DICE存儲(chǔ)單元)也提出了一種與上述鎖存器結(jié)構(gòu)類似的冗余加固的鎖存器。此鎖存器輸入端的兩個(gè)C²MOS電路是完全獨(dú)立的，兩個(gè)互為冗余的電路中對應(yīng)節(jié)點(diǎn)不存在間接通路，克服了T.Clain等人提出的冗余加固的鎖存器的不足之處。但R.Naseer等人提出的冗余加固的鎖存器在反饋回路中使用了傳輸門結(jié)構(gòu)，當(dāng)一個(gè)節(jié)點(diǎn)受單粒子轟擊發(fā)生翻轉(zhuǎn)時(shí)，其冗余電路將正確電平通過傳輸門反饋至該節(jié)點(diǎn)。由于傳輸門結(jié)構(gòu)的噪聲容限較低，反饋回路的信號反饋能力較弱，當(dāng)單粒子轟擊的LET值較高時(shí)，反饋回路不能使該節(jié)點(diǎn)恢復(fù)正確電平，嚴(yán)重影響了該鎖存器抗單粒子翻轉(zhuǎn)能力。由兩個(gè)該種冗余加固的鎖存器串聯(lián)組成的傳統(tǒng)冗余加固的D觸發(fā)器，當(dāng)單粒子轟擊的LET值較高時(shí)，也會(huì)因?yàn)榉答伝芈分械膫鬏旈T結(jié)構(gòu)，不能使該節(jié)點(diǎn)恢復(fù)正確電平，影響了該傳統(tǒng)冗余加固的D觸發(fā)器抗單粒子翻轉(zhuǎn)能力。