[發(fā)明專利]抗單粒子翻轉的可置位D觸發(fā)器

有效

• 申請?zhí)枺?/td>: 201110322678.8
• 申請日: 2011-10-21
• 公開（公告）號: CN102394596A
• 公開（公告）日: 2012-03-28
• 發(fā)明（設計）人: 梁斌;李鵬;池雅慶;劉必慰;劉真;李振濤;陳建軍;何益百;杜延康
• 申請（專利權）人: 中國人民解放軍國防科學技術大學
• 主分類號: H03K3/013
• 分類號: H03K3/013;H03K3/02
• 代理公司: 國防科技大學專利服務中心 43202
• 代理人: 郭敏

技術領域

本發(fā)明涉及一種帶有置位結構的主從D觸發(fā)器，特別涉及一種抗單粒子翻轉(signal?event?upset)的可置位D觸發(fā)器。

背景技術

在宇宙空間中，存在大量高能粒子(質子、電子、重離子)和帶電粒子。集成電路受這些高能粒子和帶電粒子的轟擊后，集成電路中會產生電子脈沖，可能使集成電路內部節(jié)點原有的電平發(fā)生翻轉，此效應稱為單粒子翻轉(SEU)。單粒子轟擊集成電路的LET(線性能量轉移)值越高，產生的電子脈沖越強。航空、航天領域中使用的集成電路都會受到單粒子翻轉的威脅，使集成電路工作不穩(wěn)定，甚至產生致命的錯誤，因此開發(fā)先進的集成電路抗單粒子翻轉加固技術尤為重要。

集成電路的抗單粒子翻轉加固技術可以分為系統(tǒng)級加固、電路級加固和器件級加固。系統(tǒng)級加固的集成電路可靠性高，但版圖面積大、功耗大、運行速度慢。器件級加固的集成電路運行速度快，版圖面積小、功耗低，但器件級加固實現難度大，成本高。電路級加固的集成電路可靠性高，版圖面積、功耗和運行速度優(yōu)于系統(tǒng)級加固的集成電路，且實現難度和成本小于器件級加固的集成電路，是十分重要的集成電路抗單粒子翻轉加固方法。

D觸發(fā)器是時序邏輯電路中使用最多的單元之一，其抗單粒子翻轉能力直接決定了集成電路電路的抗單粒子翻轉能力。對D觸發(fā)器進行電路級加固可以在較小的版圖面積、功耗和成本下有效地提高集成電路的抗單粒子翻轉能力。

傳統(tǒng)的D觸發(fā)器為主從D觸發(fā)器，一般由主級鎖存器和從級鎖存器串聯(lián)構成，鎖存器的抗單粒子翻轉加固是實現D觸發(fā)器抗單粒子加固的有效方法。T.Clain等人在IEEE?Transaction?on?Nuclear?Science(IEEE原子能科學學報)上發(fā)表的“Upset?Hardened?Memory?Design?for?Submicron?CMOS?Technology”(在亞微米CMOS技術下的翻轉加固存儲單元設計)(1996年12月第6期43卷，第2874～2878頁)提出了一種冗余加固的鎖存器，該鎖存器在經典鎖存器結構的基礎上增加了一個反相器和一個反饋回路，與原有反相器和反饋回路互為冗余電路。反相器中N管的輸入和P管的輸入分離，分別連接兩個反饋回路，反饋回路中C²MOS電路的N管和P管的輸入分別來自兩個反相器的輸出。該鎖存器的信號輸入和信號保存由C²MOS時鐘電路控制。該冗余加固的鎖存器優(yōu)點在于：轟擊一個節(jié)點時產生的翻轉電平可以通過其冗余電路內對應節(jié)點的正確電平恢復到原來狀態(tài)。該冗余加固的鎖存器的不足在于：輸入端兩個互為冗余的C²MOS電路共用一個上拉PMOS管和一個下拉NMOS管，使反饋回路中C²MOS電路的輸出節(jié)點與冗余電路對應節(jié)點之間存在一個間接通路，當單粒子轟擊使該C²MOS電路輸出節(jié)點的電平翻轉，則該翻轉電平會沿間接通路傳播到冗余電路的對應節(jié)點，如果單粒子轟擊的LET值較高，則兩個互為冗余的電路均會發(fā)生電平翻轉，最終使鎖存器的輸出也發(fā)生翻轉。由兩個該種冗余加固的鎖存器串聯(lián)組成的傳統(tǒng)冗余加固的D觸發(fā)器，當單粒子轟擊的LET值較高，則兩個互為冗余的電路也均會發(fā)生電平翻轉，最終使傳統(tǒng)冗余加固的D觸發(fā)器的輸出也發(fā)生翻轉。R.Naseer等人在the?48th?IEEE?International?Midwest?Symposium?on?Circuits?and?Systems(第48屆IEEE電路和系統(tǒng)中西部國際會議)上發(fā)表的“The?DF-DICE?Storage?Element?for?Immunity?to?Soft?Errors”(對軟錯誤免疫的DF-DICE存儲單元)也提出了一種與上述鎖存器結構類似的冗余加固的鎖存器。此鎖存器輸入端的兩個C²MOS電路是完全獨立的，兩個互為冗余的電路中對應節(jié)點不存在間接通路，克服了T.Clain等人提出的冗余加固的鎖存器的不足之處。但R.Naseer等人提出的冗余加固的鎖存器在反饋回路中使用了傳輸門結構，當一個節(jié)點受單粒子轟擊發(fā)生翻轉時，其冗余電路將正確電平通過傳輸門反饋至該節(jié)點。由于傳輸門結構的噪聲容限較低，反饋回路的信號反饋能力較弱，當單粒子轟擊的LET值較高時，反饋回路不能使該節(jié)點恢復正確電平，嚴重影響了該鎖存器抗單粒子翻轉能力。由兩個該種冗余加固的鎖存器串聯(lián)組成的傳統(tǒng)冗余加固的D觸發(fā)器，當單粒子轟擊的LET值較高時，也會因為反饋回路中的傳輸門結構，不能使該節(jié)點恢復正確電平，影響了該傳統(tǒng)冗余加固的D觸發(fā)器抗單粒子翻轉能力。