[發明專利]路由設備及其主卡以及用于該主卡適配接口卡的方法

有效

• 申請號: 201110322672.0
• 申請日: 2011-10-21
• 公開（公告）號: CN102347904A
• 公開（公告）日: 2012-02-08
• 發明（設計）人: 楊武
• 申請（專利權）人: 杭州華三通信技術有限公司
• 主分類號: H04L12/56
• 分類號: H04L12/56;H04L29/10
• 代理公司: 北京德琦知識產權代理有限公司 11018
• 代理人: 王一斌;王琦

1.一種路由設備，包括主卡和接口卡，其特征在于，所述主卡包括：

串行差分數據總線，用于所述主卡與所述接口卡之間的數據傳輸；

處理器，用于識別出插接于所述主卡的接口卡的類型和版本信息，并依據所識別的類型和版本信息配置支持該接口卡的串行接口協議、以及匹配該接口卡所要求的帶寬，以使所述主卡該接口卡之間能夠通過所述串行差分數據總線傳輸數據。

2.根據權利要求1所述的路由設備，其特征在于，所述接口卡為SDH或SONET接口卡、或ATM接口卡、或以太網接口卡，其中：

支持SDH或SONET接口卡、以及ATM接口卡的串行接口協議包括Interlaken接口協議；

支持以太網接口卡的串行接口協議包括Interlaken接口協議、以及各種MII接口協議。

3.根據權利要求2所述的路由設備，其特征在于，所述主卡進一步包括：

MDIO總線，用于進一步集成有以太網MAC控制功能的處理器在所述接口卡為以太網接口卡時對PHY芯片進行管理。

4.根據權利要求3所述的路由設備，其特征在于，所述處理器包括：

若干Interlaken協議驅動單元；

若干MII協議以太網MAC控制器單元；

若干串行解串接口單元，分別對來自Interlaken協議驅動單元或MII協議以太網MAC控制器單元的數據進行對應的物理層處理、并通過所述串行差分數據總線中預定數量的差分線對傳輸；

以及，控制調度單元，按照支持所述接口卡的串行接口協議對應地啟用Interlaken協議的驅動單元或MII協議的以太網MAC控制器單元、并按照所述接口卡所要求的帶寬對應地啟用選定數量的串行解串接口單元并配置串行解串接口單元的傳輸速率。

5.根據權利要求3所述的路由設備，其特征在于，所述處理器包括：

一可編程協議處理單元；

一可編程串行解串接口單元；

以及，控制調度單元，按照支持所述接口卡的串行接口協議對應地控制可編程處理單元加載Interlaken協議驅動功能、或加載MII協議驅動功能和以太網MAC控制器功能，還按照所述接口卡所要求的帶寬對應地控制可編程接口單元加載對應的物理層處理功能、并加載傳輸速率和所使用的差分線對數的配置。

6.根據權利要求3所述的路由設備，其特征在于，

SDH或SONET接口卡包括：

自所述串行差分數據總線順序連接的速率適配器、HDLC控制器、Framer和LIU、網絡接口連接器或光模塊，其中，速率適配器集成有用于連接所述串行差分數據總線的串行解串接口單元；

或者，自所述串行差分數據總線順序連接的HDLC控制器、以及Framer和LIU、以及網絡接口連接器或光模塊，其中，HDLC控制器集成有用于連接所述串行差分數據總線的串行解串接口單元；

ATM接口卡包括：

自所述串行差分數據總線順序連接的速率適配器、以及ATM?SAR控制器、ATM?PHY芯片、網絡接口連接器或光模塊，其中，速率適配器集成有用于連接所述串行差分數據總線的串行解串接口單元；

或者，自所述串行差分數據總線順序連接的ATM?SAR控制器、以及ATM?PHY芯片、網絡接口連接器或光模塊，其中，ATM?SAR控制器集成有用于連接所述串行差分數據總線的串行解串接口單元；

以太網接口卡包括：

自所述串行差分數據總線順序連接的速率適配器、以及以太網MAC控制器、以太網PHY芯片、網絡接口連接器或光模塊，其中，速率適配器集成有用于連接所述串行差分數據總線的串行解串接口單元；

或者，自所述串行差分數據總線順序連接的以太網MAC控制器、以及以太網PHY芯片、網絡接口連接器或光模塊，其中，以太網MAC控制器集成有用于連接所述串行差分數據總線的串行解串接口單元；

或者，自所述串行差分數據總線順序連接的以太網PHY芯片、以及網絡接口連接器或光模塊，其中，以太網PHY芯片集成有用于連接所述串行差分數據總線的串行解串接口單元；

或者，具有串行解串接口的光模塊。