[發明專利]半導體裝置

有效

• 申請號: 201110321129.9
• 申請日: 2007-01-31
• 公開（公告）號: CN102324420A
• 公開（公告）日: 2012-01-18
• 發明（設計）人: 荒澤亮;巖淵友幸
• 申請（專利權）人: 株式會社半導體能源研究所
• 主分類號: H01L23/58
• 分類號: H01L23/58;H01L23/544;H01L27/12
• 代理公司: 中國專利代理(香港)有限公司 72001
• 代理人: 柯廣華;朱海煜

技術領域

本發明涉及通過進行使用蒸發沉積法形成膜的工序而形成的半導體裝置。

背景技術

近年來，推進通過在基體上集成晶體管，具體地說，薄膜晶體管(Thin?Film?Transistor；以下被記為TFT)或MOS晶體管而形成的液晶顯示裝置或電致發光(Electro?Luminescence；以下被記為EL)顯示裝置的開發。這些顯示裝置都是利用薄膜形成技術在玻璃基體上制造晶體管并將該晶體管配置在以矩陣形狀排列的各像素中來進行圖像顯示的顯示裝置。

在基體上形成有用來檢查配置在像素中的薄膜晶體管的特性的測試元件組合(Test?Element?Group；以下被記為“TEG”)，該測試元件組合設置在與像素不同的區域(參照專利文件1)。

專利文件1專利公開2004-341216號公報

發明內容

在EL顯示裝置中，首先在像素中制造TFT，再制造發光元件。因此被要求檢查發光元件的制造給TFT帶來的影響。但是，因為專利文件1的TEG設置在通過蒸發沉積工序形成有膜的區域的外側，所以不能用這樣的TEG檢查由形成發光元件引起的TFT特性的變化。

使用蒸發沉積法形成用作EL元件的電極的導電膜或用作發光層的膜，但是在進行蒸發沉積工序之前后有可能出現TFT的閾值電壓(Vth)或亞閾值特性不正常的情況。發生不正常的原因可以看作是如下緣故：在蒸發沉積工序中產生的射線損傷柵極絕緣膜，因此在柵極絕緣膜中產生電荷或能級，結果使TFT退化。因此，需要能夠在進行蒸發沉積工序之前后檢查像素的TFT的電特性的TEG。

本發明的目的在于可以通過測量TEG的電特性管理由蒸發沉積工序導致的半導體裝置內的元件的電特性變化。

另外，當TFT連續工作時，電特性有可能隨著時間的流逝而變化。溫度也使電特性變化，因此在室溫之下正常地工作的顯示裝置有可能在高溫或低溫之下不能正常地工作。理想的是，在密封像素區域之后管理像素區域的TFT的電特性。

本發明的目的之一在于提供一種在密封像素區域之后也可以測量TEG的電特性的半導體裝置。

本發明的半導體裝置之一包括規定了第一區域和具有形成在所述第一區域中的像素的第二區域的襯底、形成在所述第二區域中的元件、形成在所述第二區域外側的所述第一區域中并用來檢查所述第二區域中的元件的測試元件組合、以及形成在所述第一區域的外部并電連接于所述測試元件組合的至少一個端子。

本發明的半導體裝置之一包括規定了使用蒸發沉積法而形成膜的蒸發沉積區域(也被稱為第一區域)和形成在所述蒸發沉積區域中的像素區域(也被稱為第二區域)的襯底、形成在所述像素區域中的元件、形成在所述像素區域外側的所述蒸發沉積區域中并用來檢查所述像素區域中的元件的測試元件組合、以及形成在所述蒸發沉積區域的外部并電連接于所述測試元件組合的至少一個端子。

另外，本發明的半導體裝置之另一包括規定了使用蒸發沉積法而形成膜的蒸發沉積區域和形成在所述蒸發沉積區域中的像素區域的襯底、形成在所述像素區域中的像素、形成在所述像素區域外側的所述蒸發沉積區域中并用來檢查所述像素區域中的元件的測試元件組合、以及形成在所述蒸發沉積區域的外部并電連接于所述測試元件組合的至少一個端子，其中所述像素包括第一像素電路和連接到所述第一像素電路的發光元件，所述測試元件組合包括與所述第一像素電路相同的第二像素電路，所述第二像素電路中的至少一個元件電連接到所述端子。

另外，本發明的半導體裝置之另一的特征是，在像素區域中包括具備第一晶體管、第二晶體管、柵極信號線、數據信號線及電源線的第一像素電路和連接到所述第一像素電路的發光元件，在所述第一像素電路中，所述第一晶體管的柵極連接到所述柵極信號線，其源極及漏極中的一方連接到所述數據信號線，第二晶體管的源極及漏極中的一方連接到所述電源線，而另一方連接到所述發光元件，所述測試元件組合包括與所述第一像素電路相同的第二像素電路，所述第二像素電路中的第一晶體管及第二晶體管中的至少一方電連接到所述端子，所述第二像素電路的柵極信號線通過開關電連接到所述第一像素電路的柵極信號線。