[發(fā)明專(zhuān)利]CMOS晶體管及制作方法、PMOS晶體管及制作方法有效
| 申請(qǐng)?zhí)枺?/td> | 201110319092.6 | 申請(qǐng)日： | 2011-10-19 |
| 公開(kāi)（公告）號(hào)： | CN103066020A | 公開(kāi)（公告）日： | 2013-04-24 |
| 發(fā)明（設(shè)計(jì)）人： | 平延磊 | 申請(qǐng)（專(zhuān)利權(quán)）人： | 中芯國(guó)際集成電路制造（上海）有限公司 |
| 主分類(lèi)號(hào)： | H01L21/8238 | 分類(lèi)號(hào)： | H01L21/8238;H01L27/092;H01L21/336;H01L29/78 |
| 代理公司： | 北京集佳知識(shí)產(chǎn)權(quán)代理有限公司 11227 | 代理人： | 駱蘇華 |
| 地址： | 201203 *** | 國(guó)省代碼： | 上海;31 |
| 權(quán)利要求書(shū)： | 查看更多 | 說(shuō)明書(shū)： | 查看更多 |
| 摘要： | |||
| 搜索關(guān)鍵詞： | cmos 晶體管 制作方法 pmos | ||
1.一種CMOS晶體管的制作方法，其特征在于，包括：
提供半導(dǎo)體襯底，所述半導(dǎo)體襯底包括：NMOS晶體管區(qū)域和PMOS晶體管區(qū)域；
在所述半導(dǎo)體襯底上形成柵介質(zhì)層；
在所述柵介質(zhì)層上形成第一功函數(shù)金屬層，所述第一功函數(shù)金屬層的功函數(shù)位于NMOS晶體管功函數(shù)和PMOS晶體管功函數(shù)的算術(shù)平均值范圍；
在所述第一功函數(shù)金屬層上形成第二功函數(shù)金屬層，所述第二功函數(shù)金屬層的功函數(shù)位于NMOS晶體管的功函數(shù)范圍；
在所述PMOS晶體管區(qū)域?qū)?yīng)的第一功函數(shù)金屬層中進(jìn)行鋁離子注入；
在所述第二功函數(shù)金屬層上形成多晶硅層；
分別刻蝕所述NMOS晶體管區(qū)域和所述PMOS晶體管區(qū)域上的所述多晶硅層、第二功函數(shù)金屬層、第一功函數(shù)金屬層和柵介質(zhì)層，形成NMOS晶體管區(qū)域?qū)?yīng)的柵極結(jié)構(gòu)和PMOS晶體管區(qū)域?qū)?yīng)的柵極結(jié)構(gòu)。
2.如權(quán)利要求1所述的CMOS晶體管的制作方法，其特征在于，所述柵介質(zhì)層的材料為高K介質(zhì)材料。
3.如權(quán)利要求2所述的CMOS晶體管的制作方法，其特征在于，所述柵介質(zhì)層采用ALD或CVD方法形成。
4.如權(quán)利要求2或3所述的CMOS晶體管的制作方法，其特征在于，所述柵介質(zhì)層的厚度范圍包括：
5.如權(quán)利要求1所述的CMOS晶體管的制作方法，其特征在于，所述第一功函數(shù)金屬層采用ALD或PVD方法形成。
6.如權(quán)利要求1所述的CMOS晶體管的制作方法，其特征在于，所述第一功函數(shù)金屬層的功函數(shù)大于或等于4.6eV且小于或等于4.8eV。
7.如權(quán)利要求6所述的CMOS晶體管的制作方法，其特征在于，所述第一功函數(shù)金屬層的厚度范圍包括：
8.如權(quán)利要求7所述的CMOS晶體管的制作方法，其特征在于，所述第一功函數(shù)金屬層的材料包括：氮化鉭或氮化鈦。
9.如權(quán)利要求1所述的CMOS晶體管的制作方法，其特征在于，所述鋁離子注入的能量范圍包括：0.6KeV～25KeV。
10.如權(quán)利要求1所述的CMOS晶體管的制作方法，其特征在于，所述鋁離子注入的劑量范圍包括：1E15/平方厘米～1E16/平方厘米。
11.如權(quán)利要求1所述的CMOS晶體管的制作方法，其特征在于，所述第二功函數(shù)金屬層的功函數(shù)大于或等于4.0eV且小于或等于4.3eV。
12.如權(quán)利要求11所述的CMOS晶體管的制作方法，其特征在于，所述第二功函數(shù)金屬層的材料包括：鈦。
13.如權(quán)利要求12所述的CMOS晶體管的制作方法，其特征在于，所述第二功函數(shù)金屬層采用PVD方法形成。
14.如權(quán)利要求12所述的CMOS晶體管的制作方法，其特征在于，所述第二功函數(shù)金屬層的厚度范圍包括：
15.如權(quán)利要求1所述的CMOS晶體管的制作方法，其特征在于，所述CMOS晶體管的制作方法還包括：在形成所述柵極結(jié)構(gòu)之后，分別在每個(gè)柵極結(jié)構(gòu)的周?chē)纬晌挥诎雽?dǎo)體襯底上的側(cè)墻；以所述側(cè)墻為掩模，進(jìn)行重?fù)诫s離子注入，在所述NMOS晶體管區(qū)域中形成第一源/漏區(qū)，且在所述PMOS晶體管區(qū)域中形成第二源/漏區(qū)。
16.如權(quán)利要求15所述的CMOS晶體管的制作方法，其特征在于，所述CMOS晶體管的制作方法還包括：在形成所述第一源/漏區(qū)和所述第二源/漏區(qū)之后，進(jìn)行尖峰退火。
17.一種采用權(quán)利要求1至16中任一項(xiàng)所述的CMOS晶體管的制作方法制作的CMOS晶體管。
該專(zhuān)利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息，商用須獲得專(zhuān)利權(quán)人授權(quán)。該專(zhuān)利全部權(quán)利屬于中芯國(guó)際集成電路制造（上海）有限公司，未經(jīng)中芯國(guó)際集成電路制造（上海）有限公司許可，擅自商用是侵權(quán)行為。如果您想購(gòu)買(mǎi)此專(zhuān)利、獲得商業(yè)授權(quán)和技術(shù)合作，請(qǐng)聯(lián)系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201110319092.6/1.html，轉(zhuǎn)載請(qǐng)聲明來(lái)源鉆瓜專(zhuān)利網(wǎng)。
- 同類(lèi)專(zhuān)利
- 專(zhuān)利分類(lèi)
H01L 半導(dǎo)體器件；其他類(lèi)目中不包括的電固體器件
H01L21-00 專(zhuān)門(mén)適用于制造或處理半導(dǎo)體或固體器件或其部件的方法或設(shè)備
H01L21-02 .半導(dǎo)體器件或其部件的制造或處理
H01L21-64 .非專(zhuān)門(mén)適用于包含在H01L 31/00至H01L 51/00各組的單個(gè)器件所使用的除半導(dǎo)體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過(guò)程中的測(cè)試或測(cè)量
H01L21-67 .專(zhuān)門(mén)適用于在制造或處理過(guò)程中處理半導(dǎo)體或電固體器件的裝置；專(zhuān)門(mén)適合于在半導(dǎo)體或電固體器件或部件的制造或處理過(guò)程中處理晶片的裝置
H01L21-70 .由在一共用基片內(nèi)或其上形成的多個(gè)固態(tài)組件或集成電路組成的器件或其部件的制造或處理；集成電路器件或其特殊部件的制造
