[發明專利]半導體器件

有效

• 申請號: 201110318482.1
• 申請日: 2011-10-19
• 公開（公告）號: CN102456741A
• 公開（公告）日: 2012-05-16
• 發明（設計）人: 川島義也
• 申請（專利權）人: 瑞薩電子株式會社
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/739;H01L29/423
• 代理公司: 中原信達知識產權代理有限責任公司 11219
• 代理人: 孫志湧;穆德駿

1.一種半導體器件，包括：

半導體襯底；

第一導電類型半導體層，所述第一導電類型半導體層形成在所述半導體襯底上方；

第二導電類型雜質層，所述第二導電類型雜質層形成在所述半導體層的表面層中；

第一導電類型雜質層，所述第一導電類型雜質層形成到除邊緣外的所述第二導電類型雜質層的表面層；

柵極接觸區，所述柵極接觸區通過在平面圖中向內凹進所述第一導電類型雜質層來形成；

上柵電極，所述上柵電極的至少一部分在其中沒有形成所述第一導電類型雜質層的所述第二導電類型雜質層的區域上方經由絕緣層形成，圍繞所述第一導電類型雜質層，并且在平面圖中在與所述柵極接觸區重疊的部分處向內突出；

多個第一掩埋柵電極，所述多個第一掩埋柵電極形成在其中形成所述第一導電類型雜質層的所述半導體層的區域中，比所述第二導電類型雜質層更深地掩埋在所述半導體層中，沿著第一方向彼此平行延伸，并且在其兩端上分別延伸超出所述第一導電類型雜質層，從而連接到所述上柵電極；

第一掩埋連接電極，所述第一掩埋連接電極在與所述上柵電極重疊的位置處、以與所述第一掩埋柵電極相同的深度掩埋在所述半導體層中，并且將所述第一掩埋柵電極的端部彼此連接；和

源極接觸，所述源極接觸比所述第一導電類型雜質層更深地且比所述第二導電類型雜質層的底部更淺地掩埋在所述半導體層中，并且每一個源極接觸位于每個第一掩埋柵電極之間，

其中在與位于所述柵極接觸區中的所述上柵電極重疊的方向上延伸的所述第一掩埋柵電極中的至少一些在其端部處在平面圖中位于所述柵極接觸區的邊緣上，

其中所述端部通過所述第一掩埋連接電極彼此連接，并且

其中所述第一掩埋連接電極沒有連接到所述接觸側上的下述第一掩埋柵電極，該第一掩埋柵電極是與在其端部通過所述第一掩埋連接電極彼此連接的第一掩埋柵電極相鄰的第一掩埋柵電極。

2.根據權利要求1的半導體器件，

其中作為在平面圖中在經過位于所述柵極接觸區處的所述上柵電極的一部分的側面的方向上延伸的第一掩埋柵電極的、所述接觸側上的第一掩埋柵電極，在其端部處在第一方向上位于與所述第一掩埋連接電極相同的位置，并且連接到所述第一掩埋連接電極。

3.根據權利要求2的半導體器件，

其中所述接觸側上的所述第一掩埋柵電極沿著位于所述柵極接觸區中的所述上柵電極的一部分的側面延伸，并且所述源極接觸形成在位于所述柵極接觸區中的所述上柵電極的一部分和所述接觸側上的所述第一掩埋柵電極之間。

4.根據權利要求1的半導體器件，進一步包括：

第二掩埋柵電極，所述第二掩埋柵電極在與第一方向垂直的方向上延伸，并且將所述第一掩埋柵電極分別連接到鄰近的第一掩埋柵電極。

5.根據權利要求1的半導體器件，進一步包括：

多個第二導電類型掩埋層，所述多個第二導電類型掩埋層形成在所述半導體層中，并且在其上端連接到所述第二導電類型雜質層，并且被布置為彼此分開。

6.根據權利要求1的半導體器件，其中所述半導體襯底是第一導電類型。

7.根據權利要求1的半導體器件，其中所述半導體襯底是第二導電類型。