[發明專利]一種實現DIMM測試的方法

有效

• 申請號: 201110318440.8
• 申請日: 2011-10-19
• 公開（公告）號: CN102508749A
• 公開（公告）日: 2012-06-20
• 發明（設計）人: 姜凱;于治樓;沈忱
• 申請（專利權）人: 浪潮電子信息產業股份有限公司
• 主分類號: G06F11/22
• 分類號: G06F11/22
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術領域

本發明涉及一種微電子技術領域，具體地說是一種提高DIMM的測試效率的測試方法。

背景技術

DIMM（Dual?Inline?Memory?Modules,雙列直插式存儲模塊），即通常所講的內存條。具體分為UDIMM（Unbuffered?DIMM,無緩沖雙列直插式存儲模塊，通常用于普通商業/家庭主機）和RDIMM（Registered?DIMM，寄存器雙列直插式存儲模塊，通常用于服務器）。

通常的內存測試，是通過計算機主板，利用專用軟件進行讀寫測試。受限于一般計算機主板不支持RDIMM，服務器主板價格高昂，同時DIMM插槽在主板上數量有限，而且專用測試軟件測試速度偏慢。這為DIMM的新產品研發帶來了不方便。

發明內容

本發明的技術任務是針對在現有技術的不足，提供一種提高DIMM的測試效率的測試方法。

本發明的技術方案是按以下方式實現的，該一種實現DIMM測試的方法，其具體實現步驟為：

首先將現場可編程門陣列FPGA芯片連接控制芯片、高速接口和多個通道的雙列直插式存儲模塊DIMM邏輯接口，由FPGA芯片、控制芯片、高速接口、DIMM邏輯接口組成DIMM驗證系統，該驗證系統形成一電子盤；然后通過高速接口將主設備端的讀寫指令向系統發送；最后由控制芯片負責指令解析及通過控制DIMM邏輯來對待測試DIMM進行讀寫操作，實現DIMM測試。

所述DIMM邏輯接口包括UDIMM邏輯邏輯和RDIMM邏輯邏輯。

所述的高速接口是指SATA接口。

所述的控制芯片是指ARM芯片。

所述FPGA芯片內部包括AHB總線、DIMM選擇邏輯、時鐘/控制信號緩沖邏輯、DIMM控制邏輯、總線矩陣、DMA、SATA控制邏輯和片上存儲，在系統上電后，系統根據DIMM信號，由DIMM選擇邏輯的仲裁器控制選擇器來選擇DIMM控制和時鐘信號的通路：如為UDIMM則直接接入DIMM控制邏輯，如為RDIMM則通過時鐘/控制信號緩沖邏輯接入DIMM控制邏輯。

所述總線矩陣為多個通道的DIMM提供每個通道的獨立總線。

所述DMA支持高速讀寫數據傳輸。

本發明與現有技術相比所產生的有益效果是：

本發明的一種提高DIMM的測試效率的測試方法，利用FPGA編程的靈活性，實現DIMM邏輯，并且具備支持UDIMM和RDIMM，測試速度快，測試效率高，可高速讀寫，具有很好的推廣使用價值。

附圖說明

附圖1是本發明的實現方法的結構框圖。

附圖2是本發明的FPGA芯片中DIMM邏輯的結構框圖。

具體實施方式

下面結合附圖對本發明所提供的一種實現DIMM測試的方法作以下詳細說明。

為提高DIMM測試效率，實現告訴讀寫。如附圖1所示，現在提供一種實現DIMM測試的方法，其具體實現步驟為：

首先將現場可編程門陣列FPGA芯片連接控制芯片、高速接口和多個通道的雙列直插式存儲模塊DIMM邏輯接口，由FPGA芯片、控制芯片、高速接口、DIMM邏輯接口組成DIMM驗證系統，該驗證系統形成一電子盤；然后通過高速接口將主設備端的讀寫指令向系統發送；最后由控制芯片負責指令解析及通過控制DIMM邏輯來對待測試DIMM進行讀寫操作，實現DIMM測試；所述DIMM邏輯接口包括UDIMM邏輯邏輯和RDIMM邏輯邏輯；所述的高速接口是指SATA接口；所述的控制芯片是指ARM芯片。

如附圖2所示，所述FPGA芯片內部包括AHB總線、DIMM選擇邏輯、時鐘/控制信號緩沖邏輯、DIMM控制邏輯、總線矩陣、DMA、SATA控制邏輯和片上存儲，在系統上電后，系統根據DIMM信號，由DIMM選擇邏輯的仲裁器控制選擇器來選擇DIMM控制和時鐘信號的通路：如為UDIMM則直接接入DIMM控制邏輯，如為RDIMM則通過時鐘/控制信號緩沖邏輯接入DIMM控制邏輯；所述總線矩陣為多個通道的DIMM提供每個通道的獨立總線；所述DMA支持高速讀寫數據傳輸。

由于FPGA芯片編程的靈活性，實現DIMM邏輯，并且具備兼容UDIMM和RDIMM。

下面以控制芯片采用ARM7測試芯片，10個通道的DIMM為例，做以下詳細說明：

由FPGA芯片、ARM7芯片、SATA邏輯、DIMM邏輯組成FPGA平臺，該平臺形成一個電子盤，Host端通過高速接口向系統發送讀寫指令，ARM7芯片負責指令解析及通過控制DIMM邏輯來對待測試DIMM進行讀寫操作。