[發(fā)明專利]具有遠(yuǎn)程放大器的電路

有效

• 申請?zhí)枺?/td>: 201110317860.4
• 申請日: 2011-10-18
• 公開（公告）號: CN102708911A
• 公開（公告）日: 2012-10-03
• 發(fā)明（設(shè)計(jì)）人: 謝爾吉·羅曼諾夫斯基
• 申請（專利權(quán)）人: 臺灣積體電路制造股份有限公司
• 主分類號: G11C7/06
• 分類號: G11C7/06
• 代理公司: 北京德恒律師事務(wù)所 11306
• 代理人: 陸鑫;高雪琴

技術(shù)領(lǐng)域

本發(fā)明涉及具有遠(yuǎn)程放大器的電路。

背景技術(shù)

公知地，全局位線可視作位于動態(tài)隨機(jī)存取存儲器(DRAM)中的輸入/輸出(IO)或者數(shù)據(jù)線。通常作為差分對(即，線GBL和相應(yīng)線GBLb)建立全局位線，并且用于在多存儲器組和IO接口之間雙向傳輸數(shù)據(jù)。例如，全局位線將讀數(shù)據(jù)從存儲器組傳輸至接口，并且將寫數(shù)據(jù)從接口傳輸至存儲器組。取決于存儲器的結(jié)構(gòu)，在存儲器中可以具有多達(dá)上千對全局位線GBL和GBLb。此外，全局位線非常長，例如，大于1毫米(mm)。全局位線上的電容為大約幾百飛法(fF)。因?yàn)榇罅咳治痪€，所以通常將全局位線設(shè)計(jì)為較窄，并且因此，具有高電阻，例如，大約2kΩ。

為了實(shí)現(xiàn)高存儲密度并且節(jié)省管芯面積，當(dāng)信號較弱時，全局位線通常沒有任何中間放大器以增強(qiáng)通過全局位線所傳送的信號。以高速，例如，大于400MHz，很難通過全局位線傳播寫信號數(shù)據(jù)。例如，在激活局部位線讀出放大器以前，需要在存儲器組輸入端處的全局位線上的寫數(shù)據(jù)可用。此外，全局位線上的數(shù)據(jù)為位于局部位線讀出放大器輸入端處的軌對軌擺幅。因?yàn)槿治痪€較長，所有難以達(dá)到這種目標(biāo)，并且全局位線上的RC延遲較大。RC延遲為基于電子線路的特有電阻和電容的時間延遲。

發(fā)明內(nèi)容

為解決上述問題，本發(fā)明提供了一種電路，包括：第一驅(qū)動器，被配置為在第一數(shù)據(jù)線上生成第一數(shù)據(jù)信號；第二驅(qū)動器，被配置為在控制信號線上生成控制信號；以及遠(yuǎn)程讀出放大器，被配置為接收第一數(shù)據(jù)信號、第二數(shù)據(jù)線上的第二數(shù)據(jù)信號、以及控制信號，其中，將控制信號線配置為控制信號啟動遠(yuǎn)程讀出放大器，從而在位于遠(yuǎn)程讀出放大器的輸入端處的第一數(shù)據(jù)信號和第二數(shù)據(jù)信號之間的電壓差到達(dá)預(yù)定電壓值時，放大電壓差；以及控制信號線的RC延遲小于第一數(shù)據(jù)線的RC延遲。

其中，第二數(shù)據(jù)信號為基準(zhǔn)電壓信號。

其中，通過第一驅(qū)動器生成第二數(shù)據(jù)信號；以及控制信號線的RC延遲小于第二數(shù)據(jù)信號線的RC延遲。

該電路進(jìn)一步包括：延遲電路，被配置為在控制信號線上生成時間延遲。

其中，第二驅(qū)動器配置為進(jìn)一步生成驅(qū)動器控制信號以控制第一驅(qū)動器。

該電路進(jìn)一步包括：多個存儲器組，每個存儲器組均包括多個局部讀出放大器，第一數(shù)據(jù)線連接至存儲器組的每一個的多個局部讀出放大器。

其中，計(jì)算控制信號線的RC延遲和第一數(shù)據(jù)線的RC延遲，從而在電壓差到達(dá)預(yù)定電壓值時，控制信號到達(dá)第二預(yù)定電壓值。

此外，本發(fā)明提供了一種電路，包括：遠(yuǎn)程全局讀出放大器；全局位線，連接至遠(yuǎn)程全局讀出放大器，全局位線具有全局位線信號和全局位線RC延遲；多個存儲器組，存儲器組的每一個均包括多個局部讀出放大器，局部讀出放大器的每一個均連接至全局位線和局部位線；以及控制線，具有控制信號和小于全局位線RC延遲的控制線RC延遲，控制線被配置為控制信號啟動遠(yuǎn)程讀出放大器，其中，用于控制信號在控制線上傳送至遠(yuǎn)程全局讀出放大器的時間是基于全局位線RC延遲和控制線RC延遲確定的。

該電路進(jìn)一步包括：延遲電路，被配置為進(jìn)一步影響用于控制信號在控制線上傳送至遠(yuǎn)程全局讀出放大器的時間。

該電路進(jìn)一步包括：數(shù)據(jù)線，具有數(shù)據(jù)信號，遠(yuǎn)程全局讀出放大器被配置為放大全局位線信號和數(shù)據(jù)信號之間的電壓差。

該電路進(jìn)一步包括：第二全局位線，具有第二全局位線信號和大于控制信號RC延遲的第二全局位線RC延遲，遠(yuǎn)程讀出放大器被配置為放大全局位線信號和第二全局位線信號之間的電壓差。

其中，基于全局位線信號和數(shù)據(jù)信號之間的電壓差放大至預(yù)定值的時間來計(jì)算全局位線RC延遲和控制線RC延遲。

此外，還提供了一種電路，包括：寫驅(qū)動器，被配置為在一對數(shù)據(jù)線上提供一對數(shù)據(jù)信號；遠(yuǎn)程讀出放大器，被配置為接收一對數(shù)據(jù)信號；以及控制驅(qū)動器，被配置為在放大器控制線上提供讀出放大器控制信號并在寫驅(qū)動器控制線上提供寫驅(qū)動器控制信號，其中，放大器控制信號線的控制RC延遲小于一對數(shù)據(jù)線中的每條數(shù)據(jù)線的數(shù)據(jù)RC延遲；寫驅(qū)動器控制線被配置為控制信號啟動寫驅(qū)動器；當(dāng)寫驅(qū)動器生成一對數(shù)據(jù)信號時，寫驅(qū)動器處的一對數(shù)據(jù)信號之間的第一電壓差大于遠(yuǎn)程讀出放大器處的一對數(shù)據(jù)信號之間的第二電壓差；以及放大器控制線被配置為放大器控制信號啟動遠(yuǎn)程讀出放大器，以在第二電壓差達(dá)到預(yù)定值時，放大第二電壓差。

其中，一對數(shù)據(jù)線包括：存儲器的第一全局位線和第二全局位線；以及將第一全局位線和第二全局位線均連接至多個局部讀出放大器，多個局部讀出放大器中的每一個為存儲器的存儲器組的一部分。