[發(fā)明專利]用于處理器中的算術(shù)邏輯和移位裝置

有效

• 申請?zhí)枺?/td>: 201110315069.X
• 申請日: 2006-11-02
• 公開（公告）號: CN102591619A
• 公開（公告）日: 2012-07-18
• 發(fā)明（設(shè)計）人: 穆罕默德·艾哈邁德;阿賈伊·阿南特·英格爾;蘇賈特·賈米爾
• 申請（專利權(quán)）人: 高通股份有限公司
• 主分類號: G06F9/30
• 分類號: G06F9/30;G06F9/38
• 代理公司: 北京律盟知識產(chǎn)權(quán)代理有限責(zé)任公司 11287
• 代理人: 劉國偉

1.一種系統(tǒng)，其包含：

第一數(shù)據(jù)通道，其包含：算術(shù)邏輯單元、數(shù)據(jù)高速緩沖存儲器、多路復(fù)用器和可編程移位器裝置；

第二數(shù)據(jù)通道，其包含：所述算術(shù)邏輯單元、所述多路復(fù)用器和所述可編程移位器裝置；

其中在地址產(chǎn)生模式中，數(shù)據(jù)經(jīng)由所述第一數(shù)據(jù)通道從所述算術(shù)邏輯單元通過所述數(shù)據(jù)高速緩沖存儲器、所述多路復(fù)用器和所述可編程移位器裝置流向寄存器堆；且

其中在算術(shù)模式中，響應(yīng)于由指令高速緩沖存儲器提供到所述算術(shù)邏輯單元、所述多路復(fù)用器和所述可編程移位器裝置的共用控制信號，數(shù)據(jù)經(jīng)由所述第二數(shù)據(jù)通道從所述算術(shù)邏輯單元通過所述多路復(fù)用器和所述可編程移位器裝置流向所述寄存器堆。

2.根據(jù)權(quán)利要求1所述的系統(tǒng)，其中所述第一數(shù)據(jù)通道是無環(huán)路的。

3.根據(jù)權(quán)利要求1所述的系統(tǒng)，其中所述算術(shù)邏輯單元選自減法器、加法器、比較器或其組合的群組。

4.根據(jù)權(quán)利要求1所述的系統(tǒng)，其中所述可編程移位器裝置是載入對準器。

5.根據(jù)權(quán)利要求1所述的系統(tǒng)，其中所述算術(shù)邏輯單元接收第一操作數(shù)和第二操作數(shù)，其中所述第一操作數(shù)是基址，且所述第二操作數(shù)是地址偏移值。

6.根據(jù)權(quán)利要求1所述的系統(tǒng)，其中所述多路復(fù)用器具有：從所述算術(shù)邏輯單元接收算術(shù)輸出的第一多路復(fù)用器輸入、從所述數(shù)據(jù)高速緩沖存儲器接收數(shù)據(jù)的第二多路復(fù)用器輸入和接收所述共用控制信號的控制多路復(fù)用器輸入。

7.根據(jù)權(quán)利要求6所述的系統(tǒng)，其中所述可編程移位器裝置在所述算術(shù)模式中接收和處理來自所述算術(shù)邏輯單元的所述算術(shù)輸出。

8.根據(jù)權(quán)利要求6所述的系統(tǒng)，其中所述算術(shù)輸出的大小是一字節(jié)、一半字、一全字或一雙字中的一者。

9.根據(jù)權(quán)利要求6所述的系統(tǒng)，其中所述算術(shù)輸出的長度是六十四個位。

10.根據(jù)權(quán)利要求6所述的系統(tǒng)，其中在所述算術(shù)模式中接收的所述算術(shù)輸出包含由所述算術(shù)邏輯單元執(zhí)行的算術(shù)運算產(chǎn)生的數(shù)據(jù)和指示所述數(shù)據(jù)將被所述可編程移位器裝置移位的量的位。

11.根據(jù)權(quán)利要求10所述的系統(tǒng)，其中所述位是所述算術(shù)輸出內(nèi)的一組三個最低有效位。

12.根據(jù)權(quán)利要求1所述的系統(tǒng)，其中所述共用控制信號包含計算機執(zhí)行載入指令的操作碼。

13.根據(jù)權(quán)利要求1所述的系統(tǒng)，其中所述共用控制信號包含計算機執(zhí)行存儲指令的操作碼。

14.根據(jù)權(quán)利要求1所述的系統(tǒng)，其中所述第一數(shù)據(jù)通道和所述第二數(shù)據(jù)通道被包含在經(jīng)配置以執(zhí)行多個獨立程序線程的多線程處理器中。

15.根據(jù)權(quán)利要求1所述的系統(tǒng)，其中所述系統(tǒng)是音頻文件播放器，且所述系統(tǒng)進一步包含：音頻編碼器/解碼器CODEC、耦合到所述CODEC的數(shù)字信號處理器和耦合到所述數(shù)字信號處理器的多媒體卡。

16.根據(jù)權(quán)利要求1所述的系統(tǒng)，其進一步包含地址產(chǎn)生單元，所述地址產(chǎn)生單元包含所述第一數(shù)據(jù)通道和所述第二數(shù)據(jù)通道，其中所述指令高速緩沖存儲器在所述地址產(chǎn)生單元的外部。

17.根據(jù)權(quán)利要求1所述的系統(tǒng)，其中所述可編程移位器裝置包含所述多路復(fù)用器。

18.根據(jù)權(quán)利要求1所述的系統(tǒng)，其中所述第一數(shù)據(jù)通道和所述第二數(shù)據(jù)通道共享一個多路復(fù)用器。

19.一種方法，其包含：

在地址產(chǎn)生模式中經(jīng)由第一數(shù)據(jù)通道傳送數(shù)據(jù)，其中所述第一數(shù)據(jù)通道包含算術(shù)邏輯單元、數(shù)據(jù)高速緩沖存儲器、多路復(fù)用器和可編程移位器裝置，其中在所述地址產(chǎn)生模式中，數(shù)據(jù)經(jīng)由所述第一數(shù)據(jù)通道從所述算術(shù)邏輯單元通過所述數(shù)據(jù)高速緩沖存儲器、所述多路復(fù)用器和所述可編程移位器裝置流向寄存器堆；和

在算術(shù)模式中經(jīng)由第二數(shù)據(jù)通道傳送數(shù)據(jù)，其中所述第二數(shù)據(jù)通道包含所述算術(shù)邏輯單元、所述多路復(fù)用器和所述可編程移位器裝置，其中在所述算術(shù)模式中，響應(yīng)于由指令高速緩沖存儲器提供到所述算術(shù)邏輯單元、所述多路復(fù)用器和所述可編程移位器裝置的共用控制信號，數(shù)據(jù)經(jīng)由所述第二數(shù)據(jù)通道從所述算術(shù)邏輯單元通過所述多路復(fù)用器和所述可編程移位器裝置流向所述寄存器堆。