[發明專利]觸發器電路設計

有效

• 申請號: 201110314833.1
• 申請日: 2011-10-17
• 公開（公告）號: CN102457253A
• 公開（公告）日: 2012-05-16
• 發明（設計）人: 劉祈麟;鄒宗成;陳彝梓
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H03K3/3565
• 分類號: H03K3/3565
• 代理公司: 北京德恒律師事務所 11306
• 代理人: 陸鑫;高雪琴

1.一種觸發器電路，包括：

預充電電路，被配置為接收時鐘信號并且被配置為產生充電信號，其中，在時鐘為低時所述充電信號為高；

延遲時鐘輸入電路，被配置為連接至所述時鐘信號和輸入信號，并且被配置為選擇性地產生延遲時鐘輸入控制信號，所述延遲時鐘輸入控制信號在所述時鐘為高時具有與所述輸入信號相同的值；

電荷保持電路，被配置為接收所述充電信號和所述延遲時鐘輸入控制信號，并且被配置為產生電荷保持信號，其中，所述電荷保持信號連接至所述充電信號和所述延遲時鐘輸入控制信號，在所述時鐘為低時具有與所述充電信號相同的值，并且在所述時鐘為高時具有與所述延遲時鐘輸入控制信號相同的值；

分離器電路，被配置為接收所述電荷保持信號和所述時鐘信號，并且被配置為選擇性地產生反相電荷保持信號；以及

存儲電路，被配置為選擇性地接收所述反相電荷保持信號、當前狀態信號和反相當前狀態信號，并且被配置為產生當前狀態信號和反相當前狀態信號。

2.根據權利要求1所述的觸發器電路，其中，所述預充電電路還包括：

pMOS晶體管，其柵極連接至所述時鐘信號，所述pMOS晶體管的第一端子連接至電源電壓，且所述pMOS晶體管的第二端子連接至所述充電信號。

3.根據權利要求1所述的觸發器電路，其中，所述分離器電路還包括：

pMOS晶體管，其柵極連接至所述電荷保持信號，所述pMOS晶體管的第一端子連接至電源電壓，且所述pMOS晶體管的第二端子連接至所述反相電荷保持信號；

第一nMOS晶體管，其柵極連接至所述電荷保持信號，所述第一nMOS晶體管的第一端子連接至地信號，且所述第一nMOS晶體管的第二端子連接至第二nMOS晶體管的第一端子；以及

所述第二nMOS晶體管，其柵極連接至所述時鐘信號，所述第二nMOS晶體管的第二端子連接至所述反相電荷保持信號。

4.根據權利要求1所述的觸發器電路，其中，所述延遲時鐘輸入電路還包括：

第一nMOS晶體管，其第一端子連接至所述延遲時鐘輸入控制信號，其第二端子連接至第二nMOS晶體管的第一端子；以及所述第二nMOS晶體管的第二端子連接至地信號；以及

所述第一nMOS晶體管和所述第二nMOS晶體管之中的一個nMOS晶體管的柵極連接至所述時鐘信號，而另一個nMOS晶體管的柵極連接至延遲輸入信號，所述延遲輸入信號通過輸入信號和被至少一個延遲元件延遲的所述時鐘信號產生，其中，所述延遲輸入信號在延遲時段期間具有所述輸入信號的補數值。

5.根據權利要求1所述的觸發器電路，其中，所述電荷保持電路還包括：

pMOS晶體管，其柵極連接至反相電荷保持信號，所述pMOS晶體管的第一端子連接至電源電壓，且所述pMOS晶體管的第二端子連接至所述充電信號；以及

nMOS晶體管，其柵極連接至反相電荷保持信號，所述nMOS晶體管的第一端子連接至所述充電信號，且所述nMOS晶體管的第二端子連接至地信號；

其中，所述電荷保持信號連接至所述充電信號。

6.根據權利要求1所述的觸發器電路，其中，所述電荷保持電路還包括：

所述電荷保持電路還被配置為接收所述時鐘信號；

pMOS晶體管，其柵極連接至所述反相充電信號，所述pMOS晶體管的第一端子連接至電源電壓，且所述pMOS晶體管的第二端子連接至所述充電信號；

第一nMOS晶體管，其柵極連接至所述時鐘信號，所述第一nMOS晶體管的第一端子連接至所述充電信號，且所述第一nMOS晶體管的第二端子連接至第二nMOS晶體管的第一端子；以及

所述第二nMOS晶體管，其柵極連接至所述反相充電信號，且所述第二nMOS晶體管的第二端子連接至地信號。