[發(fā)明專利]基于埋層N型阱的異質(zhì)結(jié)1T-DRAM結(jié)構(gòu)及其制備方法

有效

• 申請?zhí)枺?/td>: 201110314325.3
• 申請日: 2011-10-17
• 公開（公告）號: CN102856357A
• 公開（公告）日: 2013-01-02
• 發(fā)明（設(shè)計）人: 黃曉櫓;陳玉文
• 申請（專利權(quán)）人: 上海華力微電子有限公司
• 主分類號: H01L29/12
• 分類號: H01L29/12;H01L27/108;H01L21/8242
• 代理公司: 上海新天專利代理有限公司 31213
• 代理人: 王敏杰

1.一種基于埋層N型阱的異質(zhì)結(jié)1T-DRAM結(jié)構(gòu)，其特征在于，包括底層硅、位于所述硅基底上方的埋層N型阱層、和位于所述埋層N型阱層上方的頂層硅；還包括有柵極和位于柵極兩側(cè)的淺溝槽，所述柵極位于所述頂層硅的上表面，所述淺溝槽上表面與所述頂層硅上表面處于同一平面，所述淺溝槽下底面位于所述埋層N型阱中；所述柵極與淺溝槽之間的體區(qū)層中分別為源區(qū)和漏區(qū)；

其中，所述頂層硅材質(zhì)為P型鍺硅（SiGe），所述源區(qū)材質(zhì)為N⁺型碳化硅（SiC），所述漏區(qū)材質(zhì)為N⁺型SiGe，所述埋層N型阱層材質(zhì)為N型SiC。

2.根據(jù)權(quán)利要求1所述的異質(zhì)結(jié)1T-DRAM結(jié)構(gòu)，其特征在于，所述底層硅材質(zhì)為P型硅。

3.根據(jù)權(quán)利要求1所述的異質(zhì)結(jié)1T-DRAM結(jié)構(gòu)，其特征在于，所述埋層N型阱層和/或源區(qū)中，C的摩爾含量為0.01%~10%。

4.根據(jù)權(quán)利要求1或3所述的異質(zhì)結(jié)1T-DRAM結(jié)構(gòu)，其特征在于，所述埋層N型阱層厚度≥10nm。

5.根據(jù)權(quán)利要求1所述的異質(zhì)結(jié)1T-DRAM結(jié)構(gòu)，其特征在于，所述頂層硅上方還包括位于所述柵極下方的P型硅薄層。

6.根據(jù)權(quán)利要求1所述的異質(zhì)結(jié)1T-DRAM結(jié)構(gòu)，其特征在于，所述P型SiGe層和所述漏區(qū)中，Ge的摩爾含量為0.1~100%。

7.根據(jù)權(quán)利要求5或6所述的異質(zhì)結(jié)1T-DRAM結(jié)構(gòu)，其特征在于，所述P型SiGe層厚度≥30nm。

8.根據(jù)權(quán)利要求1所述的異質(zhì)結(jié)1T-DRAM結(jié)構(gòu)，其特征在于，所述源區(qū)厚度為所述P型SiGe層厚度的1/5~4/5。

9.一種制備如權(quán)利要求1所述的異質(zhì)結(jié)1T-DRAM結(jié)構(gòu)的方法，其特征在于，步驟包括：底層硅硅基底；在所述硅基底上生成N型SiC層；在所述N型SiC層上方生成P型SiGe層；?

步驟2，制備淺溝槽，并使所述淺溝槽下底面位于所述N型SiC層中；

步驟3，在相鄰兩個淺溝槽之間制備柵極；

步驟4，光刻膠覆蓋柵極、淺溝槽和所述P型SiGe層，在柵極一側(cè)形成第一開口，使柵極與所述柵極一側(cè)的淺溝槽之間的P型SiGe層暴露出來，通過第一開口對暴露出的P型SiGe層進行刻蝕，但不刻蝕至所述N型SiC層，形成源區(qū)槽，去除剩余光刻膠；在形成的源區(qū)槽內(nèi)選擇性生長N⁺型SiC至填滿所述源區(qū)槽，形成源區(qū)；?

光刻膠覆蓋柵極、淺溝槽和所述P型SiGe層，在柵極另一側(cè)形成第二開口，使柵極與所述柵極另一側(cè)的淺溝槽之間的P型SiGe層暴露出來，通過第二開口對暴露出的P型SiGe層進行N⁺型離子注入，形成漏區(qū)；去除剩余光刻膠；

步驟5，退火，激活注入的雜質(zhì)離子形成N⁺型SiGe漏區(qū)。

10.根據(jù)權(quán)利要求9所述的方法，其特征在于，所述N型SiC層厚度≥10nm，C摩爾含量為0.01%~10%；所述P型SiGe層厚度≥30nm，Ge摩爾含量為0.1%~100%；所述N⁺型SiGe漏區(qū)中，Ge摩爾含量為0.1%~100%。