[發明專利]模數轉換器及模數轉換方法

無效

• 申請號: 201110312894.4
• 申請日: 2011-10-14
• 公開（公告）號: CN102904573A
• 公開（公告）日: 2013-01-30
• 發明（設計）人: 劉穎異;周煜凱;蘭坤
• 申請（專利權）人: 聯發科技(新加坡)私人有限公司
• 主分類號: H03M1/12
• 分類號: H03M1/12
• 代理公司: 北京同立鈞成知識產權代理有限公司 11205
• 代理人: 臧建明

技術領域

本發明有關信號處理裝置及方法，更具體地有關一種模數轉換器及模數轉換方法。

背景技術

近年來，隨著數字信號處理技術的快速發展，濾波、變頻、調制/解調等信息處理任務均已進入數字領域。為了使用強大的數字信號處理技術來對真實世界中的模擬信號進行處理，用于在模擬信號和數字信號之間起橋梁作用的模數轉換器例如在電視、移動裝置和其他消費電子產品中，均得到了極為廣泛的應用。

連續接近式寄存器型模數轉換器(Successive?Approximation?Register?Analog?to?Digital?Converter，SAR?ADC)是中等至高等分辨率應用的常用模數轉換結構，其使用一系列階段將模擬電壓轉換成數字比特，其中每個階段將一個模擬電壓和一個參考電壓進行比較，以產生一個數字比特。現有技術中的SAR?ADC通常包括三部分：SAR邏輯電路、電容式數模轉換器(Capacitor?Digital?to?Analog?Converter，CDAC)以及比較器。其中，CDAC中通過采用大量的電容來提高匹配精度。例如，在一個10位的SARADC中，CDAC中需使用2¹⁰，即1024個電容。因此，精度較高的SAR?ADC所占用的體積過大且成本較高。

發明內容

為了解決現有技術中的缺陷，本發明提供了一種模數轉換器及模數轉換方法。

在一實施例中，提供一種模數轉換器，其包括：最高有效位元轉換模塊，用于接收待轉換的模擬信號，并將所述待轉換的模擬信號轉換成M位最高有效位元和獲得一個冗余信號；連續接近式寄存器型模數轉換器轉換模塊，與所述最高有效位元轉換模塊耦接，用于接收所述冗余信號，并對所述冗余信號進行處理生成N位最低有效位元；以及運算模塊，分別與所述最高有效位元轉換模塊和所述連續接近式寄存器型模數轉換器轉換模塊耦接，用于接收并根據所述M位最高有效位元和所述N位最低有效位元，生成M+N位數字信號，其中M和N均為正數且滿足M+N為正整數。一種模數轉換器，其包括：最高有效位元轉換模塊，用于接收待轉換的模擬信號，并將所述待轉換的模擬信號轉換成M位最高有效位元和獲得一個冗余信號；連續接近式寄存器型模數轉換器轉換模塊，與所述最高有效位元轉換模塊連接耦接，用于接收所述冗余信號，并對所述冗余信號進行處理生成N位最低有效位元；以及運算模塊，分別與所述最高有效位元轉換模塊和所述連續接近式寄存器型模數轉換器轉換模塊連接耦接，用于接收并根據所述M位最高有效位元和所述N位最低有效位元，生成M+N位數字信號，其中M和N均為正數且滿足M+N為正整數。

另外，提供一種模數轉換方法，其包括：接收待轉換的模擬信號，將所述待轉換的模擬信號轉換成M位最高有效位元和獲得一個冗余信號；接收所述冗余信號，對所述冗余信號進行處理生成N位最低有效位元；以及接收并根據所述M位最高有效位元和所述N位最低有效位元，生成M+N位數字信號，其中M和N均為正數且滿足M+N為正整數。

上述模數轉換器及模數轉換方法，通過將待轉換的模擬信號分為兩個過程處理，例如先產生M個最高有效位元再生成N個最低有效位元，對于一個M+N位的模數轉換器來說，所需使用的電容數量可由2^M+N個降低至2^N個，從而在保障高精度模數轉換的同時，大幅降低了模數轉換器的體積和生產成本。

附圖說明

圖1為本發明模數轉換器在一實施例中的結構示意圖。

圖2為圖1的模數轉換器的最高有效位元轉換模塊在一實施例中的結構示意圖。

圖3為圖1的模數轉換器的最高有效位元轉換模塊在另一實施例的結構示意圖。

圖4為圖1的模數轉換器的最高有效位元轉換模塊在又一實施例的結構示意圖。

圖5為本發明模數轉換方法的流程圖。

具體實施方式

以下描述為實施本發明的較佳預期模式。此描述是用于說明本發明原理的目的，并非作為本發明的限制。

請參照圖1與圖2，其均為本發明模數轉換器100在一實施例的結構示意圖。該模數轉換器100包括最高有效位元(Most?Significant?Bit，MSB)轉換模塊11、一連續接近式寄存器型模數轉換器(SAR?ADC)轉換模塊12、以及一運算模塊13。