[發明專利]半導體結構及其形成方法有效
| 申請號: | 201110310402.8 | 申請日: | 2011-10-13 |
| 公開(公告)號: | CN102881720B | 公開(公告)日: | 2017-10-13 |
| 發明(設計)人: | 陳柏智;余俊磊;姚福偉;許竣為;楊富智;蔡俊琳 | 申請(專利權)人: | 臺灣積體電路制造股份有限公司 |
| 主分類號: | H01L29/45 | 分類號: | H01L29/45;H01L29/417;H01L29/778;H01L21/28;H01L21/335 |
| 代理公司: | 北京德恒律師事務所11306 | 代理人: | 陸鑫,高雪琴 |
| 地址: | 中國臺*** | 國省代碼: | 臺灣;71 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 半導體 結構 及其 形成 方法 | ||
1.一種半導體結構,包括:
第一III-V化合物層;
第二III-V化合物層,設置在所述第一III-V化合物層上,并且成分與所述第一III-V化合物層不同,其中,在所述第一III-V化合物層和所述第二III-V化合物層之間限定一界面;
柵極,設置在所述第二III-V化合物層上;以及
源極部件和漏極部件,設置在所述柵極的相對側上,所述源極部件和所述漏極部件中的每個都包括至少部分地嵌入所述第二III-V化合物層中的相應金屬間化合物,其中,每個金屬間化合物都不含Au并且包括Al、Ti或Cu,并且與位于所述界面處的載流子通道接觸,
介電保護層,所述介電保護層的至少一部分被夾入所述金屬間化合物的一部分和所述第二III-V化合物層的頂面之間,其中,所述介電保護層在蝕刻處理期間保護下面的所述第二III-V化合物層不受損害;
其中,所述金屬間化合物由金屬、所述第一III-V化合物層和第二III-V化合物層的反應形成;
其中,每個所述金屬間化合物都嵌入所述第二III-V化合物層、所述載流子通道中和所述載流子通道下方的所述第一III-V化合物層的頂部中。
2.根據權利要求1所述的半導體結構,其中,每個金屬間化合物都覆蓋所述第二III-V化合物層的一部分上。
3.根據權利要求1所述的半導體結構,其中,每個金屬間化合物都具有不平坦的頂面。
4.根據權利要求1所述的半導體結構,其中,每個金屬間化合物都不含Au,并且包括AlN、TiN、Al3Ti或AlTi2N。
5.根據權利要求1所述的半導體結構,每個金屬間化合物都具有頂寬和底寬,所述頂寬寬于所述底寬。
6.根據權利要求1所述的半導體結構,其中,所述第二III-V化合物層具有在5nm到50nm范圍的厚度。
7.根據權利要求1所述的半導體結構,其中,所述柵極包括氮化鈦(TiN)或鎢(W)。
8.根據權利要求1所述的半導體結構,其中,所述第二III-V化合物層包括AlGaN、AlGaAs、或AlInP。
9.一種半導體結構,包括:
氮化鎵(GaN)層,設置在基板上;
氮化鋁鎵(AlGaN)層,設置在所述氮化鎵層上,其中,所述氮化鎵層和所述氮化鋁鎵層之間限定一界面;
柵極,設置在所述氮化鋁鎵層上;以及
源極部件和漏極部件,設置在所述柵極的相對側上,所述源極部件和所述漏極部件中的每個都包括至少部分地嵌入所述氮化鋁鎵層中的相應金屬間化合物,其中,每個金屬間化合物都具有不平坦頂面并且與位于所述界面處的載流子通道接觸,
介電保護層,所述介電保護層的至少一部分被夾入所述金屬間化合物的一部分和所述氮化鋁鎵層的頂面之間,其中,所述介電保護層在蝕刻處理期間保護下面的所述氮化鋁鎵層不受損害,
其中,所述金屬間化合物由金屬、所述氮化鎵層和所述氮化鋁鎵的反應形成;
其中,每個所述金屬間化合物都嵌入所述氮化鋁鎵層、所述載流子通道中和所述載流子通道下方的所述氮化鎵層的頂部中。
10.根據權利要求9所述的半導體結構,其中,每個金屬間化合物都覆蓋所述氮化鋁鎵層的一部分上。
11.根據權利要求9所述的半導體結構,其中,每個金屬間化合物都具有頂寬和底寬,所述頂寬寬于所述底寬。
12.根據權利要求9所述的半導體結構,其中,每個金屬間化合物都不含Au并且包括Al、Ti或Cu。
13.根據權利要求9所述的半導體結構,其中,每個金屬間化合物都不含Au并且包括AlN、TiN、Al3Ti或AlTi2N。
14.根據權利要求9所述的半導體結構,其中,所述基板包括硅、碳化硅或藍寶石。
15.根據權利要求9所述的半導體結構,其中,所述氮化鋁鎵層具有在5nm到50nm范圍的厚度。
16.一種形成半導體結構的方法,所述方法包括:
提供第一III-V化合物層;
在所述第一III-V化合物層上外延生長第二III-V化合物層,其中,一界面被限定在所述第一III-V化合物層和所述第二III-V化合物層之間;
在所述第二III-V化合物層上方形成介電保護層,
蝕刻所述介電保護層并且部分地蝕刻所述第二III-V化合物層,以在所述第二III-V化合物層中形成兩個凹槽,其中,所述介電保護層在蝕刻處理期間保護下面的所述第二III-V化合物層不受損害;
在兩個凹槽中的每個中形成金屬部件;
對所述金屬部件進行退火,以形成相應金屬間化合物,每個金屬間化合物都與位于所述界面處的載流子通道接觸;以及
在所述金屬間化合物之間的所述第二III-V化合物層上形成柵極,
其中所述金屬間化合物由所述金屬部件、所述第一III-V化合物層和所述第二III-V化合物層的反應形成;
其中,每個所述金屬間化合物都嵌入所述第二III-V化合物層、所述載流子通道中和所述載流子通道下方的所述第一III-V化合物層的頂部中。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于臺灣積體電路制造股份有限公司,未經臺灣積體電路制造股份有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201110310402.8/1.html,轉載請聲明來源鉆瓜專利網。
- 同類專利
- 專利分類





