[發明專利]半導體封裝、基板及基板制造方法

有效

• 申請號: 201110309463.2
• 申請日: 2011-10-13
• 公開（公告）號: CN102361024A
• 公開（公告）日: 2012-02-22
• 發明（設計）人: 蘇洹漳;黃士輔;陳嘉成;李明錦
• 申請（專利權）人: 日月光半導體制造股份有限公司
• 主分類號: H01L23/14
• 分類號: H01L23/14;H01L21/48;H01L21/768;H01L23/522
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 陶鳳波

技術領域

本發明是有關于一種半導體封裝、基板及基板制造方法。

背景技術

集成電路(IC)封裝技術在電子產業中扮演著重要角色。隨著輕質、緊 密性及高效率已成為消費者電子及通信產品的典型要求，芯片封裝必須提供 優良電特性、較小總體積及大量I/O埠。芯片封裝所使用的基板通常具有多 個金屬層，而這些金屬層可通過使用線路(traces)及/或通孔(vias)而彼此 電連接。隨著芯片封裝尺寸的減小，這些用于連接多個金屬層的線路及通孔 可變得更小且更緊密間隔，而這會增加集成電路封裝制作工藝的成本及復雜 性。因此，需要開發出一種基板，其具有薄型外觀，通過較不復雜的制作工 藝來制造，適于大量生產，且可以高生產良率來生產。也需要開發出包含所 述基板的對應封裝，以及所述基板及所述對應封裝的制造方法。

發明內容

本發明的目的在于提供一種半導體封裝，其基板具有較小的體積。

本發明另一目的在于提供一種基板，其具有較小的體積。

本發明再一目的在于提供一種基板制造方法，其能制成具有較小體積的 基板。

為達上述目的，本發明提出一種半導體封裝，其包括一基板及一芯片。 基板包括兩外層、兩防焊層、多個內層及一中圖案化導電層。外層分別包括 一外圖案化導電層。防焊層分別位于外層的表面上，且各防焊層暴露出各外 圖案化導電層的一部分以定義出多個接觸墊。內層相互交疊位于兩外層的中 間并與其電連接，內層分別具有一內圖案化導電層、多個內導電柱、一內介 電層及一中圖案化導電層。內導電柱分別位于內圖案化導電層上，內介電層 位于內圖案化導電層及內導電柱之間且暴露內導電柱的上表面。中圖案化導 電層位于多個內層的一上表面，與內層上方的外層連接。芯片電連接至少部 分接觸墊。

本發明是有關于一種基板，包括兩外層、兩防焊層、多個內層及一中圖 案化導電層。外層分別包括一外圖案化導電層。防焊層分別位于外層的表面 上，且各防焊層暴露出各外圖案化導電層的一部分以定義出多個接觸墊。內 層相互交疊位于兩外層的中間并與其電連接，內層分別具有一內圖案化導電 層、多個內導電柱、一內介電層及一中圖案化導電層。內導電柱分別位于內 圖案化導電層上，內介電層位于內圖案化導電層及內導電柱之間且暴露內導 電柱的上表面。中圖案化導電層位于多個內層的一上表面，與內層上方的外 層連接。

本發明是有關于一種基板制造方法，包括提供一承載器，具有一上表面， 形成彼此交疊且電連接的多個內層于上表面上。形成各內層包括形成一內圖 案化導電層形成多個內導電柱于內圖案化導電層上，形成一內介電層于內圖 案化導電層與內導電柱之間，及移除內介電層的上表面以暴露出內導電柱的 上表面。接著，形成一中圖案化導電層于內層的上表面，再移除承載器，以 暴露出內圖案化導電層。分別形成具有一外圖案化導電層的一外層于內圖案 化導電層及中圖案化導電層上，最后分別形成一防焊層于兩外層的表面上， 且各防焊層暴露出各外圖案化導電層的一部分以定義出多個接觸墊。

基于上述，在本發明中，介電層中的導電柱可被用以降低封裝尺寸與封 裝面積，還可降低成本以及封裝制作工藝的復雜度。

為讓本發明的上述特征和優點能更明顯易懂，下文特舉實施例，并配合 所附附圖作詳細說明如下。

附圖說明

圖1A至圖1U為本發明的多個實施例的具有多個介電層的基板制造方 法的剖面示意圖；

圖2A為本發明的第一實施例的半導體封裝結構剖面示意圖；

圖2B為本發明的第二實施例的半導體封裝結構剖面示意圖；

圖2C為本發明的第三實施例的半導體封裝結構剖面示意圖。

主要元件符號說明

100、100′、100″：基板封裝結構

110：承載器

110a：上表面

110b：下表面

111a、111b、112a、112b：內圖案化導電層

113a、113b：中圖案化導電層

114、115：外圖案化導電層

121a、121b、122a、122b：內導電柱

123、124：外導電柱

123′、124′：半導電柱

131a、131b、132a、132b：內介電層

133、134：外介電層