[發明專利]實現連接結構的方法有效
| 申請號: | 201110307001.7 | 申請日: | 2011-10-11 |
| 公開(公告)號: | CN102456587A | 公開(公告)日: | 2012-05-16 |
| 發明(設計)人: | 迪迪埃·朗德呂 | 申請(專利權)人: | 硅絕緣體技術有限公司 |
| 主分類號: | H01L21/60 | 分類號: | H01L21/60;H01L23/488 |
| 代理公司: | 北京三友知識產權代理有限公司 11127 | 代理人: | 李輝;張旭東 |
| 地址: | 法國*** | 國省代碼: | 法國;FR |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 實現 連接 結構 方法 | ||
技術領域
本發明涉及實現半導體襯底中的連接結構的方法和包括實現這種連接結構的半導體襯底的半導體系統。
背景技術
隨著標準半導體制造技術向著更短的柵級長度推進,這些技術接近了常規半導體技術的制造極限。為了進一步提高性能、降低功耗和封裝成本,諸如3D集成的集成技術變得越來越普遍。
3D集成在于通過將諸如半導體管芯、光學模塊、散熱模塊、生物學模塊和存儲器的至少兩個模塊一個接一個地堆疊起來以使它們連接。這種方案具有很多優點。由于集成是在豎直方向上進行的,因此更加放寬了對PCB的要求。通過將模塊彼此連接而不使用長的連接電纜或者導線,改善了輸入/輸出接口的功耗并提高了信號質量。由于要求單個封裝而不是多個封裝,成本降低。這種集成技術使得能夠將單個封裝中的高復雜度的系統小型化。
已經開發出了連接相互堆疊的多個模塊的多種技術。為了將兩個模塊一個接一個地相互連接起來,一種可能的技術是直接接合。在該技術中,兩個模塊(例如,兩個半導體管芯)被一個壓一個地布置,并且在相對低的溫度相互壓緊,從而可以產生兩個管芯之間的界面處的電接觸。
例如,如圖8A可見,具有第一表面8100的第一半導體管芯8000可以包括由導電層8220構成的連接結構8200,導電層8220被擴散阻擋層8211包圍。同時,第二半導體管芯8700可以具有第一表面8710并且可以具有包括導電層8220和擴散阻擋層8211的連接結構8200。第一半導體管芯8000的連接結構8200和第二半導體管芯8700的連接結構8200可以大致相似。
通過在第一半導體管芯8000的頂部按壓第二半導體管芯8700而使得第二半導體管芯8700的第一表面8710擠壓第一半導體管芯8000的第一表面8100,可以進行3D集成。在該過程中,應至少沿方向1900將第一半導體管芯8000與第二半導體管芯8700對準,使得第一半導體管芯8000的連接結構8200與第二半導體管芯8700的大致相似的連接結構8200對準。在圖8B和專利文獻US?6,962,835中對此進行了例示。
然而,由于技術限制,可能很難獲得完美的對準。實際上,至少在一個方向上可能存在小的錯位(mismatch)。例如,在方向1900上,如圖8A中的錯位值M所例示的那樣。當這種3D集成的執行受到錯位值M的影響時,可以得到如圖8C所例示的結果。
從圖8C可見,第一半導體管芯8000的連接結構8200可能不與第二半導體管芯8700的連接結構8200對準。因此可以存在不重合區域8500,其中,第二半導體管芯8700的連接結構8200的導電層8220被置于第一半導體管芯8000的連接結構8200的擴散阻擋層8211上并且被置于半導體管芯8000的不包括第一半導體管芯8000的連接結構8200的區域上。
在這種情況下,如果例如使用銅來實現第二半導體管芯8700的連接結構8200的導電層8220并且第一半導體管芯例如是硅半導體管芯,則銅有可能通過區域8500擴散到第一半導體管芯8000的不對應于第一半導體管芯8000的連接結構8200的部分中。
該問題存在于當前的3D集成技術中,并且因此可阻礙或者限制這種技術在集成系統的工業制造中得到應用。
發明內容
因此,本發明的目的是提供一種經受3D集成的半導體襯底的連接結構,使得即使在3D集成處理期間存在錯位的情況下也阻止構成連接結構的金屬擴散。
上述目的可以通過本發明的教導來獲得。
根據本發明的實施方式,一種實現半導體襯底中的連接結構的方法,所述半導體襯底至少具有第一表面并且將沿所述第一表面與第二襯底進行3D集成,其中,所述3D集成經受至少一個維度上的橫向錯位,所述錯位具有錯位值(M);該方法可以包括生長擴散阻擋結構以防止導電層的元素擴散到所述半導體襯底的其余部分的步驟,其特征在于:所述擴散阻擋結構的第一端面可以在所述橫向錯位的方向上具有依賴于所述錯位值長度,所述第一端面是所述擴散阻擋層的沿與所述第一表面垂直并且從所述襯底向著所述第一表面的方向與所述第一表面大體平行的最外側表面,其中,選擇所述擴散阻擋結構的所述長度,使得在3D集成結構中,在集成狀態下防止來自所述第二襯底的導電層的元素擴散。
通過執行該方法,可以實現一種連接結構,即使在3D集成期間存在錯位的情況下,該連接結構也可以在3D集成過程中與對應的第一集成襯底上的連接結構對準。通過將錯位值考慮在內,可以調整擴散阻擋結構的大小以補償錯位并防止導電元素擴散。
在一些實施方式中,所述長度可以至少與所述橫向錯位值相同。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于硅絕緣體技術有限公司,未經硅絕緣體技術有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201110307001.7/2.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:一種用于教育的自發電式顯示儀
- 下一篇:一種站臺廣告發布電子墻
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





