[發明專利]封裝基板及其制法

無效

• 申請號: 201110304973.0
• 申請日: 2011-09-30
• 公開（公告）號: CN102738112A
• 公開（公告）日: 2012-10-17
• 發明（設計）人: 胡文宏;鄭兆孟;黃煜翔;邱雅萍
• 申請（專利權）人: 欣興電子股份有限公司
• 主分類號: H01L23/498
• 分類號: H01L23/498;H01L21/48;H05K1/11
• 代理公司: 北京戈程知識產權代理有限公司 11314
• 代理人: 程偉;張碩

技術領域

本發明涉及一種封裝基板及其制法，尤指一種具通孔或盲孔的封裝基板及其制法。

背景技術

隨著電子產業的蓬勃發展，電子產品也逐漸邁入多功能與高性能的趨勢研發，為了滿足半導體封裝件高積集度(integration)及微型化(miniaturization)的封裝需求，以供更多主動、被動組件及線路連接，用以承載半導體芯片的封裝基板為了配合高線路密度的集成電路(integrated?circuit)需求，必須在相同封裝基板單位下容納更多數量的線路及組件。

一般來說，封裝基板是由許多線路、盲孔與通孔所組成，且后續將芯片接置至該封裝基板，并透過該線路、盲孔與通孔以將該芯片的電性連接路徑扇出(fan?out)。

請參閱圖1A至圖1F，其為現有的封裝基板的通孔的制法的剖視圖，其中，圖1F為沿其俯視圖圖1F’的剖視線AA’的剖視圖。

如圖1A所示，提供一具有相對的第一表面10a與第二表面10b的核心板10，該第一表面10a與第二表面10b上均形成有第一金屬層11。

如圖1B所示，形成貫穿該第一表面10a、第二表面10b與第一金屬層11的通孔100。

如圖1C所示，于該第一金屬層11與通孔100表面上形成導電層12。

如圖1D所示，于該導電層12上電鍍形成第二金屬層13，其中，該通孔100中的該導電層12與第二金屬層13構成導電通孔101。

如圖1E所示，于該通孔100中填充樹脂材料14。

如圖1F與圖1F’所示，圖案化該第一表面10a與第二表面10b上的第一金屬層11、導電層12與第二金屬層13，以使該第一表面10a與第二表面10b上分別構成接觸該導電通孔101兩端的邊緣的第一線路15a與第二線路15b，該第一線路15a與該第二線路15b是由層疊的該第一金屬層11、導電層12與第二金屬層13所構成，該第一線路15a經由該導電通孔101以電性連接至該第二線路15b。

請參閱圖2A至圖2G，其為現有的封裝基板的盲孔的制法的剖視圖，其中，圖2G為沿其俯視圖圖2G’的剖視線BB’的剖視圖。

如圖2A所示，提供一基板本體20，該基板本體20的一表面具有電性連接墊21。

如圖2B所示，于該基板本體20與該電性連接墊21上形成介電層22。

如圖2C所示，形成貫穿該介電層22的錐形盲孔220，以外露該電性連接墊21，該錐形盲孔220具有相對的口部220a與底部220b，且該錐形盲孔220的口部220a邊緣的孔徑為最大。

如圖2D所示，于該電性連接墊21與介電層22上形成導電層23。

如圖2E所示，于該導電層23上形成阻層24，且該阻層24形成有阻層開口區240，以外露該錐形盲孔220與部分該介電層22頂面。

如圖2F所示，于該阻層開口區240中的該導電層23上電鍍形成金屬層25，以使于該介電層22頂面上構成有接觸該錐形盲孔220的口部220a邊緣的線路261，且于該錐形盲孔220表面構成有導電盲孔262，該線路261與導電盲孔262是由層疊的該導電層23與金屬層25所構成，各該線路261經由該導電盲孔262以電性連接至該電性連接墊21。

如圖2G與圖2G’所示，移除該阻層24及其所覆蓋的導電層23。

然而，現有導電通孔與盲孔的制程中，是于全面性形成的導電層上電鍍金屬層，也就是通孔與盲孔表面完全覆蓋該金屬層，而僅包含一導通路徑，即一個導電通孔與盲孔僅能對應連接一個獨立的線路導通路徑，造成封裝基板的版面面積的浪費，而難以提升整體線路的布線密度。

因此，如何避免現有技術的導電通孔與盲孔僅包含一導通路徑，導致整體線路分布的密度下降，且無法充分利用封裝基板的版面面積等問題，實已成為目前亟欲解決的課題。

發明內容

鑒于上述現有技術的種種缺失，本發明的主要目的在于提供一種布線密度較高的封裝基板及其制法。

為達上述及其它目的，本發明提供一種封裝基板，包括：核心板，其具有相對的第一表面與第二表面；錐形通孔，其設置于該核心板中，且貫穿該第一表面與第二表面；多路導通路徑，其設置于該錐形通孔的孔壁上，且該等導通路徑在該錐形通孔中彼此互不電性連接；以及多路第一線路與多路第二線路，分別設于該第一表面與第二表面上，且分別伸展至該錐形通孔的兩端而電性連接該導通路徑，以使各該第一線路經由各該導通路徑電性連接各該第二線路。