[發明專利]非易失性存儲元件、非易失性存儲元件組及其制造方法

有效

• 申請號: 201110302109.7
• 申請日: 2011-10-08
• 公開（公告）號: CN102446922A
• 公開（公告）日: 2012-05-09
• 發明（設計）人: 角野潤;本田元就
• 申請（專利權）人: 索尼公司
• 主分類號: H01L27/115
• 分類號: H01L27/115;H01L21/8247
• 代理公司: 北京信慧永光知識產權代理有限責任公司 11290
• 代理人: 褚海英;武玉琴

相關申請的交叉引用

本申請包含與2010年10月13日向日本專利局提交的日本專利申請JP2010-230170中公開的相關主題并要求其優先權，將其全部內容通過引用并入此處。

技術領域

本發明涉及非易失性存儲元件、非易失性存儲元件組及其制造方法。

背景技術

目前，各領域中廣泛使用了具有諸如EEPROM(電可擦除可編程ROM)或閃存等非易失性存儲單元的半導體裝置。其重寫次數、諸如數據保持穩定性(data?retention?tolerance)等可靠性的提高以及結構小型化是重要的課題。另一方面，近來市場上以浮動型為代表的閃存受到關注，這是因為據說電阻變化型非易失性存儲元件不僅具有簡單結構、高速重寫功能和多值技術，還具有高可靠性，并且適用于高性能和高集成度的情況。

由于包含相變RAM(PRAM)的非易失性存儲元件具有在兩個電極之間布置有用作存儲部的電阻變化層的結構，因此這種存儲結構簡單，并易于小型化。例如，JP-A-2008-153375中公開了一種非易失性存儲元件，其中，電阻變化層由含有金屬的離子導體構成。例如，JP-A-2006-179778中公開了一種包含硫族化物膜的非易失性存儲元件。

然而，在JP-A-2008-153375中公開的非易失性存儲元件中，在每個非易失性存儲元件中設有第一電極。另一方面，通過使用多個非易失性存儲元件共有的存儲層和第二電極并規定存儲層的成分，可避免圖形化精度的降低以及元件結構中的膜的剝落。然而，難以徹底防止存儲層發生由于進行圖形化處理而帶來的損傷，并且存儲層的成分受到限制。在JP-A-2006-179778中公開的非易失性存儲元件中，必需有兩個步驟，即，在每個非易失性存儲元件中，通過將硫族化物相變材料埋入絕緣膜內形成的孔中以形成存儲層，然后形成上部電極，因此使制造工藝復雜化。

發明內容

因此，期望提供可避免對信息存儲層造成損傷、避免元件結構中的膜發生剝落并簡化其制造工藝的非易失性存儲元件、非易失性存儲元件組及其制造方法。

本發明的一個實施方式提供了一種非易失性存儲元件組，該非易失性存儲元件組包括：(A)第一絕緣層；(B)第二絕緣層，其具有第一凹部以及與第一凹部連通的第二凹部，且第二凹部的寬度大于第一凹部的寬度，并且所述第二絕緣層布置于第一絕緣層上；(C)多個電極，它們布置于第一絕緣層中，并且所述多個電極的頂面從第一凹部的底面露出；(D)信息存儲層，其形成于第一凹部和第二凹部的側壁和底面上；以及(E)導電材料層，其填充于由第二凹部中的信息存儲層圍成的空間中。

本發明的另一實施方式提供了一種非易失性存儲元件組，該非易失性存儲元件組包括：(A)第一絕緣層；(B)第二絕緣層，其具有凹部并布置于第一絕緣層上；(C)多個電極，它們布置于第一絕緣層上，并且所述多個電極的頂面從凹部的底面露出；(D)信息存儲層，其形成于凹部的側壁和底面上；以及(E)導電材料層，其填充于由凹部中的信息存儲層圍成的空間中。

本發明的又一實施方式提供了一種非易失性存儲元件，該非易失性存儲元件包括：(A)第一絕緣層；(B)第二絕緣層，其具有凹部并布置于第一絕緣層上；(C)電極，其布置于第一絕緣層中，并且所述電極的頂面從凹部的底面露出；(D)信息存儲層，其形成于凹部的側壁和底面上；以及(E)導電材料層，其填充于由凹部中的信息存儲層圍成的空間中。

本發明的再一實施方式提供了一種非易失性存儲元件組的制造方法，該方法包括：(a)在第一絕緣層中形成多個電極，所述多個電極的頂面與第一絕緣層的頂面齊平；(b)在第一絕緣層上形成第二絕緣層，然后在第二絕緣層中形成第一凹部以及第二凹部，使電極從第一凹部的底面露出，第二凹部與第一凹部連通，且第二凹部的寬度大于第一凹部的寬度；(c)在第二絕緣層的頂面上以及第一凹部和第二凹部的側壁和底面上形成信息存儲層；(d)在整個表面上形成導電材料層；并且(e)去除第二絕緣層頂面上的導電材料層和信息存儲層，以獲得第一凹部以及第二凹部，第一凹部中埋有信息存儲層，第二凹部中埋有信息存儲層和導電材料層。