[發明專利]銅互連結構的制作方法無效
| 申請號： | 201110301055.2 | 申請日： | 2011-09-28 |
| 公開（公告）號： | CN102324400A | 公開（公告）日： | 2012-01-18 |
| 發明（設計）人： | 陳玉文;徐強;鄭春生;張文廣 | 申請（專利權）人： | 上海華力微電子有限公司 |
| 主分類號： | H01L21/768 | 分類號： | H01L21/768 |
| 代理公司： | 上海思微知識產權代理事務所(普通合伙) 31237 | 代理人： | 陸花 |
| 地址： | 201203 上海市浦*** | 國省代碼： | 上海;31 |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 互連 結構 制作方法 | ||
1.一種銅互連結構的制作方法，其特征在于，包括：
提供半導體襯底，所述半導體襯底上形成有底部金屬層；
在所述底部金屬層和半導體襯底上依次形成刻蝕停止層、超低K介質層、低介電常數保護層、硬掩膜層；
以所述硬掩膜層為掩膜，進行刻蝕工藝和/或灰化工藝，在所述刻蝕停止層、超低K介質層、低介電常數保護層內形成大馬士革開口，所述大馬士革開口露出所述底部金屬層；
對所述大馬士革開口的側壁進行等離子體處理，以降低所述刻蝕工藝和/或灰化工藝對所述超低K介質層的損傷；
在所述等離子體處理之后，在所述大馬士革開口內形成銅互連層，所述銅互連層與所述底部金屬層電連接。
2.如權利要求1所述的銅互連結構的制作方法，其特征在于，所述超低K介質層的K值范圍為2.2～2.8。
3.如權利要求1所述的銅互連結構的制作方法，其特征在于，所述等離子體處理采用含碳氫的等離子體進行。
4.如權利要求1所述的銅互連結構的制作方法，其特征在于，所述刻蝕停止層的材料為SiN或SiC或SiOC或SiOCN或SiCN。
5.如權利要求1所述的銅互連結構的制作方法，其特征在于，所述低介電常數保護層的材料為有機硅、聚合體、苯二氮、聚四氧乙烯、聚對二甲苯、聚醚、聚酰亞胺、聚酰胺、碳摻雜介質材料、碳摻雜有機硅玻璃、碳摻雜二氧化硅、氟硅玻璃、碳氧化硅中的至少一種。
6.如權利要求1所述的銅互連結構的制作方法，其特征在于，所述低介電常數保護層的厚度為200～600埃。
7.如權利要求1所述的銅互連結構的制作方法，其特征在于，所述低介電常數保護層的K值為4.5～5.5。
8.如權利要求1所述的銅互連結構的制作方法，其特征在于，所述超低K介質層采用有機聚合物旋涂工藝或采用基于SiO2材料的CVD工藝形成。
9.如權利要求1所述的銅互連結構的制作方法，其特征在于，所述超低K介質層的厚度范圍為2000～6000埃。
10.如權利要求1所述的銅互連結構的制作方法，其特征在于，所述硬掩膜層的材質為金屬，所述金屬為Ta或Ti或W或TaN或TiN或WN。
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于上海華力微電子有限公司，未經上海華力微電子有限公司許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作，請聯系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201110301055.2/1.html，轉載請聲明來源鉆瓜專利網。
- 同類專利
- 專利分類
H01L 半導體器件；其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置；專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態組件或集成電路組成的器件或其部件的制造或處理；集成電路器件或其特殊部件的制造
