[發(fā)明專利]一種TMOS柵極結(jié)構(gòu)及其形成方法

有效

• 申請?zhí)枺?/td>: 201110301051.4
• 申請日: 2011-09-28
• 公開（公告）號: CN102354660A
• 公開（公告）日: 2012-02-15
• 發(fā)明（設(shè)計）人: 王立斌;康軍
• 申請（專利權(quán)）人: 上海宏力半導(dǎo)體制造有限公司
• 主分類號: H01L21/28
• 分類號: H01L21/28;H01L29/423
• 代理公司: 上海思微知識產(chǎn)權(quán)代理事務(wù)所(普通合伙) 31237
• 代理人: 鄭瑋

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體制造技術(shù)領(lǐng)域，尤其涉及一種TMOS柵極結(jié)構(gòu)及其形成方法。

背景技術(shù)

由于功率半導(dǎo)體器件的發(fā)展，許多電子設(shè)備的體積變得越來越小而效率卻相應(yīng)提高。作為功率半導(dǎo)體器件主體之一的功率MOSFET則被廣泛應(yīng)用于通訊、計算機(jī)、汽車和消費(fèi)電子領(lǐng)域，并且使分立器件和智能功率集成電路(SPIC)中的重要組成部分。理想的功率MOSFET應(yīng)當(dāng)能夠在關(guān)斷狀態(tài)時承受大的阻斷電壓，在開啟狀態(tài)時，有小的正向壓降，并且具有大的電流處理能力和較快的開關(guān)速度，從而減小其開關(guān)損耗。但是在實(shí)際的設(shè)計當(dāng)中必須兼顧其各項(xiàng)指標(biāo)，從而限制了功率MOSFET達(dá)到理想狀態(tài)。

對功率MOSFET性能的提高應(yīng)當(dāng)更多地從優(yōu)化工藝條件、改進(jìn)器件結(jié)構(gòu)方面入手。Trench?MOSFET(TMOS)作為一種新型垂直結(jié)構(gòu)器件，具有較低的導(dǎo)通電阻，低柵漏電荷密度，從而有低的導(dǎo)通和開關(guān)損耗，同時還具有快的開關(guān)速度。由于TMOS的溝道是垂直的，可以進(jìn)一步提高其溝道密度，減小芯片尺寸。

圖1A～圖1E為現(xiàn)有技術(shù)中TMOS器件形成柵極的剖面結(jié)構(gòu)示意圖。參照圖1A，提供一半導(dǎo)體襯底11，作為形成器件的基板；參照圖1B，刻蝕所述半導(dǎo)體襯底11以形成溝槽12；參照圖1C，對半導(dǎo)體襯底11表面進(jìn)行氧化，以在所述半導(dǎo)體襯底11表面形成柵氧化層13；參照圖1D，在所述柵氧化層13上淀積多晶硅，以在所述柵氧化層13上形成多晶硅層14；參照圖1E，采用化學(xué)機(jī)械研磨去除所述柵氧化層13上的多晶硅，剩下的在溝槽12內(nèi)的多晶硅層14為柵極15。然而由于在研磨的過程中，非溝槽12區(qū)域且靠近溝槽12側(cè)壁的柵氧化層13上的多晶硅研磨的速率最快，因此，多晶硅研磨速率最快的部分對應(yīng)的柵氧化層13容易導(dǎo)致?lián)p耗，這種柵氧化層13的損耗易使器件出現(xiàn)漏電現(xiàn)象，另一方面也易令器件的電特性出現(xiàn)扭曲，偏離設(shè)計值，在實(shí)際生產(chǎn)中需要盡量避免。

發(fā)明內(nèi)容

本發(fā)明所要解決的技術(shù)問題是提供了一種TMOS柵極結(jié)構(gòu)及其形成方法，以解決非溝槽區(qū)域靠近溝槽側(cè)壁的柵氧化層容易導(dǎo)致?lián)p耗出現(xiàn)漏電的問題。

為了解決上述技術(shù)問題，本發(fā)明的技術(shù)方案是：提供了一種TMOS柵極結(jié)構(gòu)的形成方法，包括：提供一半導(dǎo)體襯底，使所述半導(dǎo)體襯底表面粗糙；刻蝕所述半導(dǎo)體襯底，以形成溝槽；在所述半導(dǎo)體襯底上依次形成柵氧化層和多晶硅層，在所述溝槽外形成的柵氧化層的厚度比在所述溝槽內(nèi)形成的柵氧化層的厚度大；采用化學(xué)機(jī)械研磨去除所述多晶硅層，僅保留在所述溝槽內(nèi)的多晶硅層作為TMOS柵極。

進(jìn)一步的，在所述TMOS柵極結(jié)構(gòu)的形成方法中，采用半導(dǎo)體離子注入所述半導(dǎo)體襯底表面，使所述半導(dǎo)體襯底表面粗糙。

進(jìn)一步的，在所述TMOS柵極結(jié)構(gòu)的形成方法中，所述半導(dǎo)體與所述半導(dǎo)體襯底的材料均為硅。

進(jìn)一步的，在所述TMOS柵極結(jié)構(gòu)的形成方法中，采用硅離子注入所述硅襯底表面，注入所述硅的能量為5kev～15kev，注入所述硅的數(shù)量為1.0E+15～5.0E+15。

進(jìn)一步的，在所述TMOS柵極結(jié)構(gòu)的形成方法中，對所述半導(dǎo)體襯底表面進(jìn)行氧化，以在所述半導(dǎo)體襯底上形成柵氧化層。

進(jìn)一步的，在所述TMOS柵極結(jié)構(gòu)的形成方法中，在所述柵氧化層上淀積多晶硅，以在所述柵氧化層上形成多晶硅層。

進(jìn)一步的，在所述TMOS柵極結(jié)構(gòu)的形成方法中，在所述溝槽外形成的柵氧化層的厚度為55nm～65nm。

進(jìn)一步的，在所述TMOS柵極結(jié)構(gòu)的形成方法中，在所述溝槽內(nèi)形成的柵氧化層的厚度為25nm～35nm。

本發(fā)明提供的一種TMOS柵極結(jié)構(gòu)，包括在具有溝槽的半導(dǎo)體襯底上形成的柵氧化層以及在所述溝槽內(nèi)的多晶硅層，在所述溝槽外形成的柵氧化層的厚度比在所述溝槽內(nèi)形成的柵氧化層的厚度大。

進(jìn)一步的，在所述TMOS柵極結(jié)構(gòu)中，在所述溝槽外形成的柵氧化層的厚度為55nm～65nm。

進(jìn)一步的，在所述TMOS柵極結(jié)構(gòu)中，在所述溝槽內(nèi)形成的柵氧化層的厚度為25nm～35nm。

本發(fā)明提供的TMOS柵極結(jié)構(gòu)的形成方法，在所述溝槽外形成的柵氧化層的厚度比在所述溝槽內(nèi)形成的柵氧化層的厚度大，因此在溝槽外并且靠近溝槽形成的柵氧化層雖然容易遭到損耗，然而由于厚度增加不致使器件出現(xiàn)漏電現(xiàn)象，保證了器件的正常性能。

進(jìn)一步地，采用硅離子注入所述硅襯底表面，使硅襯底表面變得粗糙，因而在之后氧離子注入時可以生成更厚的柵氧化層，更厚的柵氧化層保證了器件的安全性，使器件的質(zhì)量得到了提高。

附圖說明