[發明專利]經時擊穿矩陣測試電路及測試方法

有效

• 申請號: 201110300448.1
• 申請日: 2011-10-08
• 公開（公告）號: CN103033728A
• 公開（公告）日: 2013-04-10
• 發明（設計）人: 甘正浩
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: G01R31/14
• 分類號: G01R31/14
• 代理公司: 北京德琦知識產權代理有限公司 11018
• 代理人: 牛崢;王麗琴

1.一種經時擊穿矩陣測試電路，用于測量待測MOS晶體管，所述待測MOS晶體管成橫縱矩陣式設置，其特征在于，所述測試電路包括應力電壓源、測試電壓源、縱列選擇開關組及橫列選擇開關組；其中，

所述縱列選擇開關組中的每個開關一端對應連接一縱列待測MOS晶體管柵極，另一端與所述應力電壓源或測試電壓源連接；

所述橫列選擇開關組中的每個開關一端對應連接一橫列待測MOS晶體管的源極和漏極，另一端接地；

所述應力電壓源用于在與所述縱列選擇開關一端連接時，且所述縱列選擇開關閉合時對該縱列選擇開關對應的縱列待測MOS晶體管柵極施加應力電壓；

所述測試電壓源用于在與所述縱列選擇開關一段連接時，且所述縱列選擇開關閉合時對該縱列選擇開關對應的縱列待測MOS晶體管柵極施加測量電壓。

2.根據權利要求1所述的測試電路，其特征在于，所述開關組為一組可控的、具有開關功能的電子元件和/或電路。

3.根據權利要求2所述的測試電路，其特征在于，所述選擇開關組為一組選擇MOS晶體管，且所述測試電路還包括用于導通或截止所述選擇MOS晶體管的選擇電壓源；其中，

每橫列被測MOS晶體管的源極、漏極與該橫列對應的橫列選擇MOS晶體管的源極電連接；

每縱列被測MOS晶體管柵極與該縱列對應的縱列選擇MOS晶體管的源極電連接；

所述各橫列選擇MOS晶體管的柵極與所述選擇電壓源連接，所述各橫列選擇MOS晶體管的漏極接地；

所述各縱列選擇MOS晶體管的柵極與所述選擇電壓源連接，所述各縱列選擇MOS晶體管的漏極與所述應力電壓源或所述測試電壓源連接。

4.根據權利要求3所述的測試電路，其特征在于，所述縱列選擇MOS晶體管為NMOS晶體管或PMOS晶體管。

5.根據權利要求1至4任一項所述的測試電路，其特征在于，所述橫縱矩陣式設置的待測MOS晶體管，每橫列具有相同的柵氧化層面積，每縱列具有不同的柵氧化層面積，且所述待測MOS晶體管具有相同的面積換算因子。

6.一種經時擊穿測試方法，基于如權利要求1至5任意一項所述的測試電路，包括：

根據需要進行測試的待測MOS晶體管的數目，選擇性的閉合對應數目的所述縱列選擇開關組及橫列選擇開關組，并將該閉合的每個縱列選擇開關連接到所述應力電壓源的對待測MOS晶體管施加應力電壓的步驟；以及，

在施加預定時間的應力電壓后，打開所述縱列選擇開關組及橫列選擇開關組，并斷開應力電壓源與所述縱列選擇開關組的連接，將所述縱列選擇開關組連接到所述測試電壓源，且選擇性的閉合一個縱列選擇開關和一個橫列選擇開關，測量電流的柵電流測試步驟。

7.根據權利要求6所述的測試方法，其特征在于，開關組為一組可控的、具有開關功能的電子元件和/或電路。

8.根據權利要求7所述的測試方法，其特征在于，所述開關為MOS晶體管時，選擇性的閉合或打開一個縱列選擇開關和一個橫列選擇開關的步驟包括，選擇電壓源選擇性的對該縱列選擇MOS柵極和該橫列選擇MOS柵極施加導通電壓或截止電壓。

9.根據權里要求8所述的測試方法，其特征在于，所述縱列選擇MOS晶體管為NMOS晶體管或PMOS晶體管。

10.根據權利要求6至9任一項所述的測試方法，其特征在于，所述橫縱矩陣式設置的待測MOS晶體管，每橫列具有相同的柵氧化層面積，每縱列具有不同的柵氧化層面積，且所述待測MOS晶體管具有相同的面積換算因子。