[發(fā)明專利]一種三維存儲器陣列結構及其制造方法

有效

• 申請?zhí)枺?/td>: 201110298260.8
• 申請日: 2011-09-29
• 公開（公告）號: CN102306655A
• 公開（公告）日: 2012-01-04
• 發(fā)明（設計）人: 潘立陽;袁方
• 申請（專利權）人: 清華大學
• 主分類號: H01L27/24
• 分類號: H01L27/24;H01L45/00
• 代理公司: 北京清亦華知識產權代理事務所(普通合伙) 11201
• 代理人: 張大威

技術領域

本發(fā)明涉及半導體設計及制造方法領域，特別涉及一種基于柵控PNPN垂直選擇管的三維存儲器陣列結構及其制造方法。

背景技術

阻變存儲器(RRAM)和相變存儲器(PCM)作為一種新型的不揮發(fā)存儲技術，由于其存儲密度高、功耗低、讀寫速度快、數據保持時間長、多值實現、單元面積、與CMOS工藝兼容等優(yōu)越性能而備受關注。其中，可實現三維集成的阻變存儲器和相變存儲器成為高密度存儲器的研究焦點。目前最受關注的結構是多層堆疊的交叉點陣(crossbar)結構，但三維存儲器的多層堆疊結構，導致同層存儲單元之間、層與層之間出現串擾、泄漏電流以及工藝制造困難等問題。

1T1R(One?Transistor?One?Resistor)結構和1D1R(One?Diode?One?Resistor)結構是目前三維阻變/相變存儲器的主流單元結構。1T1R結構即一個MOS晶體管與一個可變電阻串聯，晶體管起選擇和隔離的作用。但是晶體管屬于有源器件，需在前端工藝完成，且最小單元面積受晶體管制約，不利于存儲器的高密度三維堆疊。1D1R結構即一個二極管與一個可變電阻串聯，由二極管的整流特性實現對電阻的選擇。二極管的高正向電流密度、高開關電流比和工藝兼容性是重要的選擇標準。基于單晶Si材料的二極管電流密度和整流比較高，但工藝溫度較高，且不易在金屬電極上制造；基于氧化物的二極管雖工藝兼容性好，但正向電流密度并不理想。

因此，需要基于新型的選擇管器件的阻變/相變存儲器，從而實現簡化存儲單元結構，并擺脫其對硅襯底的依賴，實現多層堆疊，達到三維高密度存儲等目的。

發(fā)明內容

本發(fā)明的目的旨在至少解決上述技術問題之一，提供一種基于柵控PNPN垂直選擇管的三維存儲器陣列結構及其制造方法，在保證存儲器電學性能的條件下，簡化存儲單元結構，提高存儲密度。

為達到上述目的，本發(fā)明一方面提供一種三維存儲器陣列結構，包括：疊置形成的多個陣列層，每個所述陣列層包括多列存儲單元。其中，所述存儲單元包括相互串聯的垂直選擇管和相變單元或阻變單元，其中，所述垂直選擇管包括：上電極；下電極；以及形成在所述上電極和下電極之間的半導體體區(qū)，其中，所述半導體體區(qū)包括依次垂直堆疊的第一半導體層、第二半導體層、第三半導體層和第四半導體層，其中，所述第一半導體層和所述第三半導體層為第一類型摻雜，所述第二半導體層和所述第四半導體層為第二類型摻雜，在所述第三半導體層的一個側面形成有柵堆疊，且所述第三半導體層的摻雜濃度低于所述第二半導體層和第四半導體層的摻雜濃度，以使所述第二半導體層、第三半導體層、第四半導體層和所述柵堆疊形成垂直的MOS晶體管，所述第一半導體層和第二半導體層形成垂直的二極管。且，同一所述陣列層上的兩列相鄰所述存儲單元之間共用一個柵堆疊，提高空間利用率。

優(yōu)選地，所述垂直選擇管和相變單元或阻變單元之間通過垂直選擇管的所述上電極連接。

優(yōu)選地，每個奇數陣列層的存儲單元的底面和頂面分別通過沿第一方向和第二方向的多根公用電極連接，每個偶數陣列層的存儲單元的底面和頂面分別通過沿第二方向和第一方向的多根公用電極連接，且所述每根所述公用電極為相鄰的兩個所述陣列層共用，即所述奇數陣列層的存儲單元正置，所述偶數陣列層的存儲單元倒置，也即每個存儲單元與其縱向相鄰的存儲單元“頭對頭”連接到同一根所述沿第二方向的公用電極上，并且，所述垂直選擇管的下電極即為所述沿第二方向的公用電極。上述的優(yōu)選電極結構有利于提高空間利用率，簡化制造工藝。

其中，所述第一類型摻雜為P型或N型摻雜，第二類型摻雜為與所述第一類型摻雜相反的N型或P型摻雜。

其中，所述半導體體區(qū)的材料為不同摻雜濃度的多晶半導體材料，例如摻雜的多晶硅或摻雜的多晶鍺。相對于需要高溫工藝制備的單晶材料，多晶材料可以通過外延等方法在較低溫度下制備，故采用多晶材料制備的選擇管不會影響其電阻元件或其他器件的性能。

其中，相鄰的所述存儲單元之間、相鄰的所述公用電極之間填充有隔離介質。

其中，所述上電極、下電極和公用電極的材料包括重摻雜的多晶硅。

其中，所述三維存儲器陣列結構形成在具有絕緣表面的襯底上。