[發明專利]基于DRAM實現超聲數字掃描變換的方法及系統無效
| 申請號: | 201110297254.0 | 申請日: | 2011-09-30 |
| 公開(公告)號: | CN103027707A | 公開(公告)日: | 2013-04-10 |
| 發明(設計)人: | 傅勇 | 申請(專利權)人: | 深圳市藍韻實業有限公司 |
| 主分類號: | A61B8/00 | 分類號: | A61B8/00 |
| 代理公司: | 深圳冠華專利事務所(普通合伙) 44267 | 代理人: | 諸蘭芬 |
| 地址: | 518000 廣東省深圳*** | 國省代碼: | 廣東;44 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 基于 dram 實現 超聲 數字 掃描 變換 方法 系統 | ||
技術領域
本發明涉及一種超聲數字信號處理技術,尤其是涉及一種基于動態隨機存儲器(DRAM)實現超聲數字掃描變換的方法及系統。
背景技術
在醫療超聲成像系統中,需要把掃描端的回波信息轉化為顯示端的圖像,供專業人員觀測和診斷,這個圖像轉化的過程稱為數字掃描變換,簡稱DSC(Digital?Scan?Converter),?DSC技術在提高成像質量方便具有非常重要的作用,已成為目前醫療超聲成像中的一項關鍵技術,有著廣闊的應用前景。
DSC技術的核心是以顯示空間圖像素點的坐標為源,經過一系列的坐標變換,得到其對應的點在掃描圖像中的原始坐標,利用原始坐標或其周圍的四點(當坐標變換結果為小數時取整后取相鄰的橫向和縱向各兩點),采用線性插補的算法,求出顯示像素的值。
DSC技術要實現由掃描端的回波數據到顯示端圖像的變換,需要先把掃描端的整幅(幀)掃描圖像緩存,再根據顯示端坐標變換的結果,從掃描端數據緩存中取出相應的數值進行插補運算。
DSC運算需要逐行逐列運算才能得到一幅(幀)完整的顯示圖像,譬如假設顯示區的大小是800*600(像素),那么每幀圖像則需要進行480000個像素點的DSC運算,如果要實時DSC,由于醫療超聲實時成像系統的幀率通常都在幾十幀/秒左右,可以算出,其運算量較大,同時由于大部分點DSC運算需要取4點的值,因此緩存的操作量就更大了。如果考慮到還需要緩存前端掃描圖像的帶寬,那么對緩存的操作是整個DSC處理中吞吐率最大的地方之一。?????
由于DSC技術的這些特點,造成DSC技術在實現上來講,面臨著大數據量、大數據吞吐率、高性能的要求。當前醫療超聲設備中,DSC的實現有軟件實現和硬件實現兩大方案,其中軟件采用CPU運算,DDR2/3存儲的方式,硬件方案則為FPGA+SRAM的方案,FPGA控制和運算,SRAM存儲。
在現有的DSC實現方案中,其中軟件實現方案利用CPU較強的運算能力進行DSC的運算,特點是實現靈活,但由于DSC需要的超大且持續的運算量,對軟件是個很大的開銷,容易造成軟件系統處理其他問題能力不足,并進一步導致系統的不穩定,且由于DSC的大運算量,再加上超聲成像系統其他需求對軟件的開銷,造成對CPU選型時的成本有較大沖擊,使用起來有一定的局限性。
在現有的硬件實現方案中,即FPGA+SRAM的方案中,用FPGA進行控制和運算,SRAM實現存儲,這種實現方案在相當長的一段時期內,滿足了市場需要,但伴隨著市場競爭的進一步激烈化和新的存儲方案即控制方式的出現,以及系統擴展等的需要,FPGA+SRAM這種方案,在各個方面表現出了劣勢:首先其成本相對動態隨機存儲(DDR2/3或SDRAM,以下統稱DDR)的方案,同樣的容量條件下,高出了10倍以上;其次,SRAM的低容量使其幾乎剛好滿足DSC存儲的要求,如果系統有其他的存儲需要,還需要另加存儲設備,擴展性較差;再次,SRAM吞吐率嚴重不足,無法應對日益提高的更高密度的圖像,更大的幀率、更高帶寬的處理需求。
發明內容
為解決現有DSC實現方案中存在數據運算量大、對系統要求較高等諸多缺陷,本發明提出一種基于動態隨機存儲器,使用最小的成本代價,最簡單實用的方式實現超聲數字掃描變換的方法及系統。
本發明采用如下技術方案實現:一種基于DRAM實現超聲數字掃描變換的方法,其包括:
在DSC系統的內部RAM中設置若干個線緩存;
每次將一幀對應圖像顯示單元需要進行顯示的掃描圖像以掃描線為單位緩存至DRAM,且同一掃描線對應的回波數據存入DRAM中的同一行內;
以掃描線為單位,每次逐線逐步從DRAM中讀出每個掃描線的N個回波數據,分別將每個掃描線讀出的N個回波數據存入各個線緩存中;
按照顯示圖像的顯示順序對各個像素點進行坐標變換,獲得顯示圖像中每個像素點對應在掃描圖像中的絕對地址,根據絕對地址在線緩存中找到對應的回波數據進過插補運算,計算出顯示圖像中每個像素點的灰度值。
其中,絕對地址包括由方位角θ決定的線地址和由極徑R決定的點地址,線地址直接作為不同線緩存的索引地址,而點地址則作為一個線緩存中的點索引地址。
其中,每個線緩存的存儲深度為8。
其中,DSC系統由FPGA芯片實現,所述若干個線緩存設置在FPGA芯片內部的RAM中,而DRAM連接在FPGA芯片外部。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于深圳市藍韻實業有限公司,未經深圳市藍韻實業有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201110297254.0/2.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:一種新型氨綸專用假捻器
- 下一篇:亞麻粗紗機





