[發明專利]一種印刷電路板制備方法及印刷電路板

有效

• 申請號: 201110295947.6
• 申請日: 2011-09-28
• 公開（公告）號: CN103025061A
• 公開（公告）日: 2013-04-03
• 發明（設計）人: 王桂龍;喻恩
• 申請（專利權）人: 北大方正集團有限公司;珠海方正科技高密電子有限公司
• 主分類號: H05K3/00
• 分類號: H05K3/00;H05K1/02
• 代理公司: 北京同達信恒知識產權代理有限公司 11291
• 代理人: 李娟

技術領域

本發明涉及印刷電路板技術領域，特別涉及一種印刷電路板制備方法及印刷電路板。

背景技術

目前，客戶對PCB(Printed?Circuit?Board，印刷電路板)的平整性要求越來越嚴格，要求曲翹度小于0.75％或更小。PCB經在壓合加工過程，板內應力不均勻，導致PCB存在曲翹，在壓合疊層時增加硅膠墊可以在很大程度上改善板曲翹度的問題。PCB層壓機生產一爐板需要3至4小時，在壓合前須將PCB各待壓層排疊，并用分隔鋼板將各PCB分隔。

現有的層壓生產流程為：棕化/黑化處理→疊層→壓合→拆板→磨板→銑邊→電鍍→后處理。芯片雙面均具有銅柱(Pillar)的疊層結構如圖1所示：分隔鋼板11上依次放置硅膠墊12、離型膜13、半固化片層14和芯片15，芯片兩面放置的各層類型、順序相同。芯片單面具有Pillar的疊層方式如圖2所示：在芯片具有Pillar的表面放置各層類型、順序和圖1相同，不具有Pillar的表面直接與分隔鋼板11接觸。每放置一層需要耗時4秒左右，由于現有技術中各層組合方式復雜多樣，導致疊層時耗時長、效率低，進而影響PCB層壓機的利用率。

發明內容

本發明實施例提供的一種印刷電路板制備方法及印刷電路板，用以減少疊層次數，提高疊層效率，進而PCB層壓機的利用率。

本發明實施例提供了一種印刷電路板的制備方法，包括：

生成芯片預配層和/或硅膠墊預排層；其中，所述芯片預配層包括芯片和半固化片層；所述硅膠墊預排層包括硅膠墊和離型膜；

在兩個分隔鋼板之間放置所述芯片預配層和/或所述硅膠墊預排層，并進行壓合；

壓合完成后，拆除所述分隔鋼板。

本發明實施例提供了一種印刷電路板，采用上述方法制備。

本發明實施例提供了一種印刷電路板制備方法及印刷電路板，用于分別生成芯片預配層和硅膠墊預排層；其中，所述芯片預配層包括芯片和半固化片層；所述硅膠墊預排層包括硅膠墊和離型膜；在兩個分隔鋼板之間放置芯片預配層和硅膠墊預排層，并進行壓合；壓合過程中硅膠墊預排層位于分隔鋼板和所述芯片預配層之間；壓合完成后，拆除所述分隔鋼板，此時可獲得印刷電路板的內層板，或連同內層板和外層板一同壓合而成的印刷電路板。使用本發明實施例提供的印刷電路板結構及其制備方法，通過預先將芯片和半固化層進行配置形成芯片預配層，將硅膠墊和離型膜進行配置形成硅膠墊預排層，減少疊層次數，提高疊層效率，進而提高PCB層壓機的利用率。

附圖說明

圖1為現有技術中芯片雙面均具有銅柱的疊層結構示意圖；

圖2為現有技術中芯片單面具有銅柱的疊層結構示意圖；

圖3為本發明實施例中印刷電路板的制備方法流程示意圖；

圖4為本發明實施例中芯片雙面均具有芯片銅柱時芯片預配層的結構示意圖；

圖5為本發明實施例中芯片為雙面多層時芯片預配層的結構示意圖；

圖6為本發明實施例中芯片單面具有芯片銅柱時芯片預配層的結構示意圖；

圖7為本發明另一實施例中硅膠墊預排層的結構示意圖；

圖8為本發明實施例中僅生成芯片預配層且芯片雙面均具有芯片銅柱時，印刷電路板的結構示意圖；

圖9為本發明實施例中僅生成芯片預配層且芯片單面均具有芯片銅柱時，印刷電路板的結構示意圖；

圖10為本發明實施例中僅生成硅膠墊預排層，且芯片雙面具有芯片銅柱時，印刷電路板的結構示意圖；

圖11為本發明實施例中僅生成硅膠墊預排層，且芯片單面具有芯片銅柱時，印刷電路板的結構示意圖；

圖12為本發明實施例中芯片預配層和硅膠墊預排層的位置關系示意圖；

圖13為本發明實施例中芯片預配層和硅膠墊預排層的位置關系示意圖；

圖14為本發明實施例中印刷電路板的制備方法流程示意圖；

圖15a-圖15b為本發明另一實施例中印刷電路板的制備方法流程示意圖；

圖16和圖17為本發明另一實施例中印刷電路板的制備方法流程示意圖。

具體實施方式

下面結合說明書附圖對本發明實施例作進一步詳細描述。

本發明實施例還提供了一種印刷電路板的制備方法，如圖3所示，包括下列步驟：

步驟301、生成芯片預配層和/或硅膠墊預排層；其中，芯片預配層包括芯片和半固化片層；硅膠墊預排層包括硅膠墊和離型膜；