[發明專利]可降低運算量的自適應濾波電路

有效

• 申請號: 201110294333.6
• 申請日: 2011-09-29
• 公開（公告）號: CN103036530A
• 公開（公告）日: 2013-04-10
• 發明（設計）人: 黃正壹;李宜霖
• 申請（專利權）人: 瑞昱半導體股份有限公司
• 主分類號: H03H21/00
• 分類號: H03H21/00
• 代理公司: 北京康信知識產權代理有限責任公司 11240
• 代理人: 余剛;吳孟秋

技術領域

本發明涉及一種自適應濾波電路，尤指一種可降低運算量的自適應濾波電路。

背景技術

在許多通訊設備的接收電路中，常采用自適應濾波電路(adaptive?filter)以均衡(equalize)各種信道效應對信號所造成的干擾，使通訊設備能夠還原信號發送端所發送的信息。在某些系統應用中，需要非常長的自適應濾波電路才能有效的均衡通道效應所帶來的影響，例如，用于接收進階電視標準委員會(ATSC)所制定的數字電視信號的接收電路，就常需要使用數百個至上千個抽頭(tap，節點)的自適應濾波電路。

然而，自適應濾波電路的長度增長時(或稱抽頭數量增加)，不但需要增加存儲器，還須增加產生濾波電路輸出值以及更新濾波電路的均衡參數所需的運算電路，使接收電路的面積和運算量都大幅地增加，并且會消耗大量的能源，而使散熱的需求提升。因此，使用此類長度較長的自適應濾波電路時，上述的問題都會造成提高系統設計以及系統整合的難度。

另一方面，若為了降低接收電路的面積和運算量，而只是單純地縮短自適應濾波電路的長度，不但會降低接收電路的解調(demodulation)效能，當通道有較大的變化時，甚至會使接收電路解調失敗，而造成使用上的困擾。

發明內容

有鑒于此，如何在此類的自適應濾波電路中，不但能降低運算量以減低能源消耗，以降低系統設計的難度，并且仍能維持系統的解調效能，實為本領域有待解決的問題。

本說明書提供了一種自適應濾波電路，包含有一輸入端，用以接收多個輸入數據；多個數據儲存組，每一數據儲存組包含有多個數據存儲單元，用以儲存該輸入端所接收的該多個輸入數據；多個第一參數存儲單元，用以儲存多個第一均衡參數，每一第一均衡參數對應于該多個數據儲存組其中之一的多個數據存儲單元其中之一；一控制電路，當該多個數據儲存組中的一第一數據儲存組所對應的該第一參數存儲單元所儲存的該第一均衡參數大于一第一預設值時，用以將多個第二參數存儲單元設置為用以儲存多個第二均衡參數，該多個第二均衡參數對應于該第一數據儲存組的該多個數據存儲單元的全部或部分，并且當該多個數據儲存組中的一第二數據儲存組所對應的該第一參數存儲單元所儲存的該第一均衡參數大于該第一預設值或一第二預設值時，用以將多個第三參數存儲單元設置為用以儲存多個第三均衡參數，該多個第三均衡參數對應于該第二數據儲存組的所述多個數據存儲單元的全部或部分；一運算電路，依據該多個第一均衡參數、該多個第二均衡參數、該多個第三均衡參數以及對應于該多個第一均衡參數、該多個第二均衡參數及該多個第三均衡參數的該多個數據存儲單元的儲存內容，以產生一第一濾波輸出值；以及一參數更新電路，用以依據該第一濾波輸出值以及一數據限幅電路所輸出的一第一限幅值，而更新該多個第一參數存儲單元、該多個第二參數存儲單元及該多個第三參數存儲單元的儲存內容。

本說明書還提供了一種自適應濾波電路，包含有：一輸入端，用以接收多個輸入數據；一存儲器存取電路，用以將該多個輸入數據儲存于一個或多個數據存儲器；一第一運算電路，用以計算該一個或多個數據存儲器中的多個第一存儲單元的儲存內容與多個第一均衡參數的乘積的一第一總和；一控制電路，當該多個第一均衡參數中的一第一參數大于一第一預設值時，會將一第二運算電路設置為用以計算該一個或多個數據存儲器中的多個第二存儲單元的儲存內容與多個第二均衡參數的乘積的一第二總和，并且當該多個第一均衡參數中的一第二參數大于該第一預設值或一第二預設值時，會將一第三運算電路設置為用以計算該一個或多個數據存儲器中的多個第三存儲單元的儲存內容與多個第三均衡參數的乘積的一第三總和；以及一求和電路，用以依據該第一總和、該第二總合及該第三總和，以產生一第一濾波輸出值；其中，該第一運算電路、該第二運算電路及該第三運算電路會依據該第一濾波輸出值以及一數據限幅電路所輸出的一第一限幅值，而更新該多個第一均衡參數、該多個第二均衡參數、及該多個第三均衡參數。