[發(fā)明專利]集成電路系統(tǒng)中小數(shù)乘法器的低功耗優(yōu)化方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201110289984.6
• 申請(qǐng)日: 2011-09-27
• 公開(kāi)（公告）號(hào): CN102314215A
• 公開(kāi)（公告）日: 2012-01-11
• 發(fā)明（設(shè)計(jì)）人: 劉紅俠;袁博
• 申請(qǐng)（專利權(quán)）人: 西安電子科技大學(xué)
• 主分類號(hào): G06F1/32
• 分類號(hào): G06F1/32;G06F7/52
• 代理公司: 陜西電子工業(yè)專利中心 61205
• 代理人: 田文英;王品華

技術(shù)領(lǐng)域

本發(fā)明屬于電子技術(shù)領(lǐng)域，更進(jìn)一步涉及集成電路技術(shù)領(lǐng)域中小數(shù)乘法器的低功耗優(yōu)化方法。本發(fā)明基于正則有符號(hào)數(shù)字量算法(CSD)和霍納算法(Horner?Scheme)，可用于集成電路中含有小數(shù)乘法器的系統(tǒng)的低功耗優(yōu)化設(shè)計(jì)。

背景技術(shù)

在數(shù)字電路設(shè)計(jì)中，減少冗余信號(hào)翻轉(zhuǎn)是一種降低系統(tǒng)功耗的常見(jiàn)方法，但該方法需要在系統(tǒng)中增加額外的控制電路，這會(huì)使得系統(tǒng)引入該控制電路所帶來(lái)的額外功耗和面積。

浪潮電子信息產(chǎn)業(yè)股份有限公司擁有的專利技術(shù)“一種用于SOC的動(dòng)態(tài)多時(shí)鐘低功耗AHB總線的設(shè)計(jì)方法”(申請(qǐng)?zhí)枺篊N200910014266.0，公告號(hào)：CN101493717)中公開(kāi)了一種門控時(shí)鐘設(shè)計(jì)方法，用來(lái)降低系統(tǒng)功耗。該方法的實(shí)現(xiàn)步驟是：引入多個(gè)AHB總線，將對(duì)工作頻率要求不同的外設(shè)連接到不同的AHB總線上，對(duì)時(shí)鐘頻率不同的各個(gè)AHB總線通過(guò)AHB-AHB橋相連，以降低某些低速外設(shè)的時(shí)鐘頻率，從而降低其動(dòng)態(tài)功耗；通過(guò)APB總線動(dòng)態(tài)對(duì)多時(shí)鐘門控寄存器進(jìn)行讀寫，控制相應(yīng)的門控時(shí)鐘信號(hào)，打開(kāi)需要工作的模塊的門控時(shí)鐘，關(guān)閉不需要工作模塊的門控時(shí)鐘。該方法的不足之處是，需要在系統(tǒng)中引入額外的AHB總線及AHB-AHB橋等控制邏輯來(lái)減少或降低時(shí)鐘在不工作時(shí)的動(dòng)態(tài)翻轉(zhuǎn)，在降低系統(tǒng)動(dòng)態(tài)功耗的同時(shí)引入了額外控制邏輯所帶來(lái)的功耗和面積。

華為技術(shù)有限公司擁有的專利技術(shù)“一種動(dòng)態(tài)共享存儲(chǔ)器存儲(chǔ)空間的實(shí)現(xiàn)方法”(申請(qǐng)?zhí)枺篊N200510066582.4，公告號(hào)：CN1855881)中公開(kāi)了一種存儲(chǔ)器分塊訪問(wèn)的實(shí)現(xiàn)方法。該方法的實(shí)現(xiàn)步驟是：第一，將存儲(chǔ)器的存儲(chǔ)空間分成若干個(gè)存儲(chǔ)分塊，并為每個(gè)存儲(chǔ)分塊分配對(duì)應(yīng)的地址指針信息；第二，當(dāng)發(fā)生數(shù)據(jù)存儲(chǔ)需求時(shí)，動(dòng)態(tài)為其分配一條由一個(gè)或多個(gè)存儲(chǔ)分塊基于所述地址指針信息組成的數(shù)據(jù)存儲(chǔ)分塊鏈，并利用所述數(shù)據(jù)存儲(chǔ)分塊鏈進(jìn)行數(shù)據(jù)的存儲(chǔ)；第三，當(dāng)所述的數(shù)據(jù)存儲(chǔ)分塊鏈中的存儲(chǔ)分塊無(wú)需存儲(chǔ)數(shù)據(jù)時(shí)，則將其釋放為可以分配給其他數(shù)據(jù)存儲(chǔ)需求的存儲(chǔ)分塊。該方法的不足之處是，需要額外為存儲(chǔ)分塊分配地址指針，從而動(dòng)態(tài)分配各存儲(chǔ)分塊的存儲(chǔ)需求，因此在降低系統(tǒng)功耗的同時(shí)引入了額外地址指針?biāo)鶐?lái)的功耗和面積。

發(fā)明內(nèi)容

本發(fā)明的目的在于針對(duì)上述已有技術(shù)的不足，提出一種小數(shù)乘法器的低功耗優(yōu)化方法。該方法基于正則有符號(hào)數(shù)字量算法(CSD)和霍納算法(Horner?Scheme)，兩種算法相輔相承，同時(shí)作用于同一小數(shù)乘法器。對(duì)于含有小數(shù)乘法器的系統(tǒng)，本發(fā)明可以大幅降低其功耗和面積，同時(shí)不引入算法自身的邏輯單元。

為了實(shí)現(xiàn)上述目的，本發(fā)明的技術(shù)方案是將優(yōu)化乘法器模塊與系統(tǒng)分離，僅在系統(tǒng)中實(shí)例化，并替換系統(tǒng)中各小數(shù)乘法器。在乘法器模塊內(nèi)部，由類屬參數(shù)傳入的小數(shù)系數(shù)首先經(jīng)過(guò)整數(shù)化處理；其次進(jìn)行正則有符號(hào)數(shù)字量?jī)?yōu)化，將優(yōu)化結(jié)果以常數(shù)序列表示，綜合后，乘法器模塊根據(jù)這些常數(shù)就可以轉(zhuǎn)化為對(duì)應(yīng)的加法器，而算法邏輯本身不會(huì)引入乘法器模塊中，正則有符號(hào)數(shù)字量?jī)?yōu)化指標(biāo)是綜合后乘法器模塊轉(zhuǎn)化為加法器的數(shù)量；再次進(jìn)行霍納優(yōu)化，針對(duì)各級(jí)加法器根據(jù)正則有符號(hào)數(shù)字量?jī)?yōu)化結(jié)果，缺省對(duì)下級(jí)加法運(yùn)算無(wú)任何進(jìn)位貢獻(xiàn)的本級(jí)加法結(jié)果末位，從而降低各級(jí)加法結(jié)果位寬；最后將計(jì)算結(jié)果小數(shù)化處理并保持?jǐn)?shù)據(jù)寬度后得到最終小數(shù)乘法結(jié)果。

本發(fā)明包括以下步驟：

(1)構(gòu)建乘法器模塊

用硬件描述語(yǔ)言構(gòu)建乘法器模塊實(shí)體，包括一個(gè)用于輸入原小數(shù)乘法器系數(shù)的類屬參數(shù)端口；兩個(gè)用于輸入被乘數(shù)與數(shù)據(jù)寬度的輸入端口；一個(gè)用于輸出最終乘法運(yùn)算結(jié)果的輸出端口。

(2)系數(shù)整數(shù)化處理

在乘法器模塊內(nèi)部，按照整數(shù)化處理公式X＝B(2ⁿ-1)，對(duì)由模塊類屬參數(shù)輸入的小數(shù)乘法系數(shù)進(jìn)行整數(shù)化處理，其中，X為二進(jìn)制整數(shù)處理結(jié)果；B為小數(shù)乘法器系數(shù)；n為數(shù)據(jù)寬度。

(3)正則有符號(hào)數(shù)字量?jī)?yōu)化

對(duì)二進(jìn)制整數(shù)處理結(jié)果由最低位向第n-1位搜索并做以下記錄和處理：

3a)逢“1”則以兩個(gè)變量分別記錄其位置和符號(hào)；

3b)逢“0”則判斷之前有沒(méi)有連續(xù)的“1”存在：若有，取該連續(xù)“1”的補(bǔ)碼，將位置變量中的最大連續(xù)值加1，與其對(duì)應(yīng)的符號(hào)變量為正，位置變量中最小連續(xù)值保持不變，與其對(duì)應(yīng)的符號(hào)變量為負(fù)，刪除該兩個(gè)位置變量之間的位置變量和所對(duì)應(yīng)的符號(hào)變量，執(zhí)行步驟3a)；若無(wú)，直接執(zhí)行步驟3a)。

3c)搜索至整數(shù)處理結(jié)果的第n-1位，將所有位置變量和符號(hào)變量分別組成位置序列和符號(hào)序列。

(4)提取優(yōu)化結(jié)果