[發明專利]一種制作錐形穿硅通孔時采用的刻蝕方法

無效

• 申請號: 201110288669.1
• 申請日: 2011-09-23
• 公開（公告）號: CN102337541A
• 公開（公告）日: 2012-02-01
• 發明（設計）人: 陳驍;羅樂;徐高衛
• 申請（專利權）人: 中國科學院上海微系統與信息技術研究所
• 主分類號: C23F1/02
• 分類號: C23F1/02;C23F1/12;H01L21/308;H01L21/768
• 代理公司: 上海智信專利代理有限公司 31002
• 代理人: 潘振甦

技術領域

本發明涉及一種制作錐形穿硅通孔(Through?Silicon?Via，TSV)時所使用的刻蝕方法，所述的刻蝕方法可操作性強，適合于工業化生產，不僅降低制作晶圓TSV的工藝成本，而且提高了TSV的電鍍填充的成品率。

背景技術

為了滿足超大規模集成電路(VLSI)發展的需要，新穎的3D堆疊式封裝技術應運而生。它用最小的尺寸和最輕的重量，將不同性能的芯片和多種技術集成到單個封裝體中，是一種通過在芯片和芯片之間、晶圓和晶圓之間制造垂直電學導通，實現芯片之間互連的最新的封裝互連技術，與以往的IC封裝鍵合和使用凸點的疊加技術不同，所述的封裝互連技術是采用TSV(Through?Silicon?Via，穿硅通孔)代替了2D-Cu互連，能夠使芯片在三維方向堆疊的密度最大，外形尺寸最小，并且大大改善芯片速度和低功耗的性能。因此，日月光公司集團研發中心總經理唐和明博士在Chartered2007技術研討會上將TSV稱為繼線鍵合(Wire?Bonding)、載帶自動焊(TAB)和倒裝芯片(FC)之后的第四代封裝技術。

為了實現IC器件的TSV晶圓級封裝，需要完成幾個重要工藝技術的開發。(1)通孔制備，采用DRIE在晶圓上制備高深寬比的Si通孔；(2)通孔電鍍，在通孔側壁上淀積SiO₂絕緣層后，通過種子層電鍍金屬Cu使充滿整個Si通孔；(3)化學機械拋光(CMP)，采用CMP將過量的Cu研磨掉后繼續研磨晶圓可以獲得不同厚度TSV圓片；(4)圓片與圓片或芯片與圓片之間的精確對準后的鍵合工藝。在上述幾個重要工藝當中，TSV的刻蝕是很關鍵的一個工序。考慮到成本，精度控制等因素，一般傾向于使用干法刻蝕來制作TSV。刻蝕過程比較復雜，不同的三維IC中通孔的分布位置、密度和尺寸(包括孔深和孔徑)是不同的。通孔技術需要能滿足對輪廓形狀的控制(包括控制傾斜度、形狀、粗糙度、過刻蝕等)，同時又要求工藝能具有可靠性、實用性和重復性，最后，成本也要能被合理控制。TSV的制作一般使用BOSCH工藝刻蝕，這是一種基于等離子刻蝕的深硅刻蝕工藝。在刻蝕過程中通過快速循環切換刻蝕和沉積，即在每個刻蝕循環周期中，暴露的硅被各向同性刻蝕，再沉積一層聚合物來保護，然后聚合物被分解去除，暴露的硅再被蝕刻，周而復始，直至程序結束。從而實現深度刻蝕，而且通孔側邊非常垂直。垂直式通孔有利于提升通孔的數量和密度，但是對于TSV這種具有垂直側壁、高深寬比的結構，后續的絕緣層、阻擋層和種子層的沉積，以及TSV電鍍工藝都很難達到要求，具有極高的工藝難度，增加了制作成本。后續沉積工藝較難控制。比如薄膜的沉積，由于垂直型的TSV孔徑很小，深度很大，因此傳統的沉積工藝只能沉積在TSV開口處，而在TSV較深處的側壁和底部很難沉積；在TSV電鍍方面，由于電鍍液的Cu²⁺在TSV的開口處擴散移動速度明顯大于TSV孔深處的速度，因此電鍍速度的差異使得銅更多沉積在垂直TSV的開口處，從而導致TSV開口被銅填充堵死，而孔內形成空洞。

發明內容

為了能夠降低TSV的制作工藝難度，解決TSV刻蝕后的后續工藝的實現，本發明的目的在于提供一種制作錐形(倒梯形)TSV的工藝方法，所述的錐形實際是倒梯形，即上面大下面小的一種錐形。