[發明專利]包括雙極型晶體管的集成電路及其制造方法

有效

• 申請號: 201110288597.0
• 申請日: 2011-09-22
• 公開（公告）號: CN102683339A
• 公開（公告）日: 2012-09-19
• 發明（設計）人: 黃為棟;郭俊聰;劉世昌;杜友倫
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L27/02
• 分類號: H01L27/02;H01L27/06;H01L21/8249;H01L21/762
• 代理公司: 北京德恒律師事務所 11306
• 代理人: 陸鑫;高雪琴

技術領域

本發明通常涉及半導體領域，以及更具體地涉及的是包括雙極型晶體管的集成電路及其制造方法。

背景技術

隨著半導體集成電路微電子產品的功能性和集成水平的提高以及半導體器件尺寸的減小，在制造半導體集成電路微電子產品時，在半導體集成電路微電子產品領域中使用混合器件(例如，雙極型互補金屬氧化物半導體(BiCMOS)器件)變得更加普遍。當運行半導體集成電路微電子產品時，BiCMOS器件經常提供加快的半導體器件速度和降低的半導體器件功率損耗的理想方案，因此，當制造半導體集成電路微電子產品時要求將BiCMOS器件用在半導體集成電路微電子產品領域中。

發明內容

為了解決現有技術所存在的缺陷，根據本發明的一個方面，提供了一種集成電路，包括：襯底；以及布置在所述襯底上的雙極型晶體管，所述雙極型晶體管包括：布置在至少一個含鍺層周圍的基極電極；布置在所述至少一個含鍺層上的發射極電極；以及至少一個隔離結構，所述隔離結構布置在所述發射極電極和所述至少一個含鍺層之間，所述至少一個隔離結構的頂面布置在所述發射極電極的頂面和所述至少一個含鍺層的頂面之間并將它們電隔離。

在該集成電路中，所述至少一個隔離結構的所述頂面基本上齊平于或低于所述至少一個含鍺層的所述頂面；或者所述至少一個含鍺層沿著所述基極電極的開口的側壁和底部布置，以及所述至少一個隔離結構與所述開口的側壁相鄰地布置。

在該集成電路中，所述至少一個隔離結構具有頂部寬度和底部寬度，以及所述頂部寬度基本上等于或小于所述底部寬度。

在該集成電路中，所述至少一個隔離結構包括：第一介電層，所述第一介電層與所述至少一個含鍺層的側壁相鄰地布置；第二介電層，與所述第一介電層相鄰地布置，其中，所述第二介電層和所述第一介電層具有不同的蝕刻選擇性；第三介電層，與所述第二介電層相鄰地布置；以及第四介電層，與所述第三介電層相鄰地布置，其中，所述第四介電層和所述第三介電層具有不同的蝕刻選擇性，其中，所述第一介電層和所述第三介電層由氧化硅制成以及所述第二介電層和所述第四介電層由選自由氮化硅、氮氧化硅、碳化硅、碳氧化硅、氮碳化硅和碳氧氮化硅所構成的組中的材料制成，或者所述第一介電層、所述第二介電層、所述第三介電層和所述第四介電層具有基本上彼此對齊的以及垂直于所述襯底表面的表面。

根據本發明的另一方面，提供了一種集成電路，包括：第一電極，布置在襯底上并且具有開口；至少一個含鍺層，沿著所述開口的側壁和底部布置；至少一個隔離結構，與所述至少一個含鍺層相鄰地布置；第二電極，布置在所述開口中，其中，所述至少一個隔離結構的頂面布置在發射極電極的頂面和所述至少一個含鍺層的頂面之間并且使它們電隔離。

在該集成電路中，所述至少一個隔離結構具有頂部寬度和底部寬度，以及所述頂部寬度基本上等于或小于所述底部寬度；或者所述至少一個隔離結構包括：第一介電層，與所述至少一個含鍺層的側壁相鄰地布置；以及第二介電層，與所述第一介電層相鄰地布置，其中，所述第二介電層和所述第一介電層具有不同的蝕刻選擇性。

在該集成電路中，所述至少一個隔離結構進一步包括：第三介電層，與所述第二介電層相鄰地布置；以及第四介電層，與所述第三介電層相鄰地布置，其中，所述第四介電層和所述第三介電層具有不同的蝕刻選擇性，其中，所述第一介電層和所述第三介電層由氧化硅制成以及所述第二介電層和所述第四介電層由選自由氮化硅、氮氧化硅、碳化硅、碳氧化硅、氮碳化硅和碳氧氮化硅構成的組中的材料制成。

根據本發明的又一方面，提供了一種形成集成電路的方法，所述方法包括：在襯底上形成具有開口的第一電極；沿著所述開口的側壁和底部形成至少一個含鍺層；與所述至少一個含鍺層的側壁相鄰地形成至少一個隔離結構；形成布置在所述開口中布置的第二電極，其中，所述至少一個隔離結構的頂面形成在發射極柵電極的頂面和所述至少一個含鍺層的頂面之間并且使它們電隔離。