[發明專利]圖像形成設備和電源電路

有效

• 申請號: 201110288560.8
• 申請日: 2011-09-22
• 公開（公告）號: CN102411281A
• 公開（公告）日: 2012-04-11
• 發明（設計）人: 奧村泰彥
• 申請（專利權）人: 佳能株式會社
• 主分類號: G03G15/06
• 分類號: G03G15/06;G03G15/01;H02M3/335
• 代理公司: 北京魏啟學律師事務所 11398
• 代理人: 魏啟學

技術領域

本發明涉及一種用于向電子裝置提供電力的電源電路和圖像形成設備。

背景技術

電子照相或靜電打印圖像形成設備中的顯影裝置通過向顯影套筒施加疊加有DC(直流)電壓和AC(交流)電壓的電壓，利用調色劑有效顯影靜電潛像。特別地，具有矩形波形的AC電壓提高了調色劑相對于潛像的充電效率(調色劑電荷與潛像電荷耦合的比率)。

施加于顯影套筒的電壓需要具有目標值。這是因為：如果所施加的電壓極大地超過目標電壓由此產生過沖(overshoot)，則產生各種問題。例如，電流經由絕緣體的表面或空氣層流過非期望的導電體。另外，在混入顯影劑的導電雜質中發生氣中放電(aerial?discharge)，從而破壞潛像。作為用于緩解這些問題的一個解決方案，采用具有足夠大的阻抗值的阻尼電阻器。

然而，阻尼電阻器的使用同樣具有缺點。例如，上升響應和下降響應變得比理想矩形波的上升響應和下降響應慢，由此導致鈍的矩形波。與理想矩形波相比，鈍的矩形波在充電效率方面較差。阻尼電阻器兩端的功率損耗使得向AC電壓生成電路的輸入功率減半，從而增大了允許能量損耗的空間并且增加了組件成本。

在日本特開2002-354831號公報中，AC電壓生成電路由包括四個開關元件的全橋電路構成。在各開關元件接通的時間段的一部分中設置預定斷開(OFF)時間段。該結構在不依賴阻尼電阻器的情況下緩解了過沖。

日本特開2002-354831號公報所公開的發明可以針對特定條件下的顯影單元、感光構件、顯影高壓電源和顯影劑，來良好地校正因LC諧振而產生的輸出波形失真。然而，在將該傳統技術應用于具有輸出矩形波的脈沖時間段和停止輸出矩形波的消隱時間段的所謂的消隱脈沖波形時，發生問題。

圖8舉例說明了將傳統技術應用于消隱脈沖波形時的波形。當始終使用恒定的斷開時間段時，如該傳統技術一樣，LC諧振波形出現在從消隱時間段到脈沖時間段的上升沿和從脈沖時間段到消隱時間段的下降沿處。

發明內容

本發明的特征在于：通過抑制消隱脈沖波形的形狀變形，在降低對阻尼電阻器的依賴性的同時實現穩定顯影。

本發明提供一種圖像形成設備，包括：顯影單元，用于利用顯影劑對感光構件上所形成的潛像進行顯影；提供單元，用于向所述顯影單元提供具有如下波形的顯影交流偏置電壓，其中，所述波形具有輸出矩形波的脈沖時間段和沒有輸出矩形波的消隱時間段；以及輸入信號生成單元，用于生成通過在從所述脈沖時間段轉變成所述消隱時間段的時刻添加寬度小于所述脈沖時間段的矩形波的寬度的附加脈沖所獲得的輸入信號，作為要提供給用于形成所述顯影交流偏置電壓的變壓單元的初級側的輸入信號。