[發(fā)明專利]多頻帶耦合架構

有效

• 申請?zhí)枺?/td>: 201110288532.6
• 申請日: 2011-09-19
• 公開（公告）號: CN102437848A
• 公開（公告）日: 2012-05-02
• 發(fā)明（設計）人: C·拉波特;H·埃澤迪納
• 申請（專利權）人: 意法半導體(圖爾)公司
• 主分類號: H03K19/14
• 分類號: H03K19/14
• 代理公司: 北京市金杜律師事務所 11256
• 代理人: 王茂華

技術領域

本發(fā)明涉及電子設備，并且更具體地涉及無線電收發(fā)器系統(tǒng)。本發(fā)明更具體地涉及多頻帶耦合器。

背景技術

耦合器通常用來為位于附近的、另一所謂的耦合線路或者支線路恢復在所謂的主傳輸線路上或者主要傳輸線路上存在的功率的一部分。根據耦合器是由分立無源元件形成(則稱作集總元件耦合器)還是由彼此靠近的、將要耦合的導電線路形成(則稱作分布式耦合器)而將耦合器劃分為兩個類別。本發(fā)明涉及第二種類別的耦合器。主線路的端口通常被指定為IN(輸入)和OUT(輸出)。耦合線路中的那些端口通常被指定為CPLD(耦合的)和ISO(隔離的)。

在許多應用中，在線路上發(fā)射的功率的一部分例如需要被用于控制發(fā)射系統(tǒng)中的放大器的功率、根據與天線的反射相聯系的損耗來控制發(fā)射放大器的線性度、動態(tài)地與天線匹配等。

耦合器的主要參數為：

插入損耗，其表示在主線路的端口IN與端口OUT之間的傳輸損耗(繼而利用耦合器的加載有50Ω阻抗的兩個其他端口CPLD和ISO來定義插入損耗)；

耦合，其對應于端口IN和端口CPLD之間的傳輸損耗(該耦合繼而利用加載有50Ω阻抗的兩個其他端口OUT和ISO來定義)；

隔離(isolation)，其對應于端口IN和端口ISO之間的傳輸損耗(該隔離利用加載有50Ω阻抗的兩個其他端口OUT和CPLD來定義)；

方向性(directivity)，其對應于相對于端口IN，端口ISO與端口CPLD之間的傳輸損耗差；以及

匹配，其表示在四個端口上的反射損耗。

理想的耦合器具有無限的方向性，即，當信號從輸入端口流至該主線路的輸出端口時，在位于耦合器的主線路的輸出端口之前的支線路的端口上不存在功率。在實踐中，當耦合器的方向性足以允許在耦合器的支線路的通路上恢復的功率與在主線路中的功率流動方向進行區(qū)分時(通常大于20dBm)，該耦合器被稱為是定向的。當耦合器的支線路的兩個端口用來同時具有功率信息時，耦合器被稱為雙向的。

無線電收發(fā)器設備越來越能夠在若干頻帶中進行操作。這種情況例如在移動電話中，其中手機已經從雙頻帶演進到三頻帶，并且現在演進到四頻帶。

繼而收發(fā)器鏈包括與該設備能夠同時在發(fā)射和接收模式中處理的頻帶一樣多的路徑。每個路徑與根據待處理的頻帶而制定尺寸的耦合器相關聯。具體地，主線路和支線路的長度依賴于該頻帶。對制定不同尺寸的耦合器的這一需求使制造復雜化。此外，由于不同長度的耦合器，方向性隨著耦合器不同而變化，而這是不期望的。

在耦合器中，如果耦合器的支線路的兩個端口與耦合器的主線路的輸出端口完全匹配，則不會發(fā)生寄生反射。然而不幸的是，在實踐中無法獲得這樣的完全匹配。具體地，對其通過耦合而采樣部分功率的端口很少理想地匹配。結果，寄生反射在恢復的數據上生成錯誤。

耦合器的支線路的從其采樣信息的端口的失配可能具有不同的起因。通常，耦合器被布置在待與其他電路相關聯的絕緣基底(例如，印刷電路類型的基底)上。所以無法確保測量端口(CPLD)的完全匹配(通常為50Ω)。此外，如果耦合器具有不同尺寸，則該匹配將承受隨著耦合器不同而變化的風險。

此外，在多頻帶耦合器中，連接在主線路的輸出處的天線引入附加的耦合。該耦合越大(兩個天線之間的隔離越差)，則測量結果改變越多。該耦合器繼而對于針對另一個的一個路徑的頻率選擇性不足。

發(fā)明內容

一個實施例克服了針對每個路徑使用一個耦合器的多頻帶無線電收發(fā)器結構的全部或者部分缺點。

另一實施例減小了多頻帶耦合結構的體積。

另一實施例在針對不同路徑的頻率方面改善了選擇性。

另一實施例通過使得測量對連接到測量端口的電路的匹配變化不太敏感或者完全不敏感而改善了測量的可靠性。

因此，一種實施例提供了包括以下的多頻帶耦合電路：

數目等于頻帶數目的多個路徑，每個路徑具有第一端子和第二端子；

第三端子和第四端子；

數目等于路徑的數目的多個分布式耦合器，所有耦合器均相同并且根據最高的頻帶而制定尺寸，并且每個耦合器包括在連接到相關的路徑的第一端子和第二端子的第一端口和第二端口之間的第一導電線路，以及耦合到第三端口和第四端口之間的第一個的第二導電線路；

在耦合器的第三端口與該電路的第三端子之間的衰減器的第一集合；以及

在耦合器的第四端口與該電路的第四端子之間的濾波器陣列。