[發明專利]對多個輔助硬件線程進行可縮放狀態跟蹤的方法和系統

有效

• 申請號: 201110288515.2
• 申請日: 2011-09-19
• 公開（公告）號: CN102411512A
• 公開（公告）日: 2012-04-11
• 發明（設計）人: R·L·阿恩特;G·R·弗雷澤;R·P·霍爾
• 申請（專利權）人: 國際商業機器公司
• 主分類號: G06F9/46
• 分類號: G06F9/46;G06F9/38
• 代理公司: 北京市金杜律師事務所 11256
• 代理人: 王茂華;李崢宇

技術領域

本公開涉及在沒有管理程序(hypervisor)介入的情況下跟蹤輔助硬件線程狀態。更特別地，本公開涉及利用輔助線程狀態寄存器來跟蹤輔助硬件線程活動的發起硬件線程。

背景技術

當今的計算機系統通常包括執行獨立指令流的多線程處理器。在硬件線程上執行的軟件程序可以從監控程序(supervisor?program)(例如管理程序)請求對另一硬件線程的控制。例如，軟件程序可以向用于另一硬件線程的監控程序發送請求以便讓該另一個硬件線程執行代碼段(例如子例程)。監控程序檢查硬件線程可用性，并且如果可用則向軟件程序指派該另一個硬件線程。接著，軟件程序利用該另一個硬件線程來執行代碼段。在很多情況下，軟件程序利用該另一個硬件線程持續有限時間。照這樣，當該另一個硬件線程完成代碼執行時，監控程序從軟件程序釋放該另一個硬件線程的資源。

發明內容

處理器包括發起硬件線程，該發起硬件線程發起第一輔助硬件線程以執行第一代碼段。接下來，發起硬件線程響應于發起第一輔助硬件線程而設置輔助線程執行指示符。所設置的輔助線程執行指示符指示輔助硬件線程是否正在執行。第二輔助硬件線程發起和開始執行第二代碼段。接著，發起硬件線程檢測輔助線程執行指示符中的改變，該改變表示第一輔助硬件線程和第二輔助硬件線程兩者終止。照這樣，發起硬件線程響應于這兩個輔助硬件線程終止而評估輔助硬件線程結果。

由于前文是概要，因而不得已包含簡化、概括以及對細節的省略；因此，本領域技術人員將意識到該概要僅是說明性的，而并非旨在以任何方式進行限制。本公開的其他方面、創造性特征以及優點(其僅僅由權利要求書限定)在以下闡明的非限制性詳細描述中將變得明顯。

附圖說明

通過參考附圖，可以更好地理解本公開，并且本公開的大量對象、特征和優點對于本領域技術人員而言將變得明顯，其中：

圖1是示出在多線程處理器上發起輔助硬件線程的處理器的軟件程序的示例性示圖；

圖2是示出輔助線程狀態寄存器(ATSR)的示例性示圖；

圖3A是示出由軟件程序利用來管理輔助硬件線程狀態的軟件狀態存儲區的示例性示圖；

圖3B是示出由發起硬件線程利用來管理輔助硬件線程狀態的硬件狀態存儲區的示例性示圖；

圖4是示出在發起硬件線程調用輔助硬件線程時采取的步驟的示例性流程圖；

圖5是示出在輔助硬件線程執行軟件代碼時采取的步驟的示例性流程圖；

圖6是示出分支和發起輕型(BAIL)指令的示例性示圖；

圖7是示出分支和發起重型(BAIH)指令的示例性示圖；

圖8是示出停止輔助線程(SAT)指令的示例性示圖；

圖9是示出由發起硬件線程在分支和發起指令期間向輔助線程寄存器復制的寄存器值的示例性示圖；

圖10是示出在執行分支條件if輔助線程執行(BCE)指令時所采取的步驟的示例性流程圖；

圖11是示出在執行條件寄存器設置if輔助線程執行(CRSE)指令時所采取的步驟的示例性流程圖；

圖12是示出分支條件if輔助線程執行(BCE)指令的示例性示圖；

圖13是示出條件寄存器設置if輔助線程執行(CRSE)指令的示例性示圖；

圖14是示出調用多個輔助硬件線程的發起硬件線程的示例性示圖；

圖15是示出調用輔助硬件線程的發起硬件線程(該輔助硬件線程接著調用其他輔助硬件線程)的示例性示圖；

圖16是示出在不同處理器上調用輔助硬件線程的發起硬件線程的示例性示圖；以及

圖17是其中可以實現在此描述的方法的信息處理系統的框圖示例。

具體實施方式

在以下描述和附圖中，闡明了某些特定細節以便提供對本公開各種實施方式的透徹理解。然而，在以下公開中并不闡明通常與計算和軟件技術相關聯的特定公知細節，以避免不必要地使得本公開的各種實施方式變得模糊。此外，本領域普通技術人員將理解，他們可以在沒有以下描述的細節中的一個或多個的情況下實踐本公開的其他實施方式。最后，盡管參考了以下公開中的步驟和序列來描述各種方法，但這種描述是為了提供對本公開的實施方式的清楚的實現，并且不應當將這些步驟和步驟的序列視為是實踐本公開所必需的。而是，下文旨在提供對本公開的示例的詳細描述，并且不應當被視為是對本公開本身的限制。相反地，任何數目的變型均可以落入本公開的范圍內，本公開的范圍由說明書所附的權利要求書限定。