[發明專利]用于處理顯示端口配置數據的透明轉發器設備

無效

• 申請號: 201110287197.8
• 申請日: 2011-09-23
• 公開（公告）號: CN102436799A
• 公開（公告）日: 2012-05-02
• 發明（設計）人: 肯尼斯·哈拉米諾
• 申請（專利權）人: NXP股份有限公司
• 主分類號: G09G5/00
• 分類號: G09G5/00;H04N5/765
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 王波波

1.一種顯示端口轉發器電路，包括：

上游數據接口；

下游數據接口；

多個顯示端口配置數據DPCD寄存器，以及

控制電路，與所述上游數據接口、下游數據接口和多個DPCD寄存器相連，所述控制電路配置為：

通過訪問所述多個DPCD寄存器的一個或多個，對從所述上游數據接口接收到的、在DPCD訪問事務的第一列表中所包括的DPCD訪問事務進行處理；以及

通過提供透明通信路徑以將所述事務轉發至下游數據接口，對從所述上游數據接口接收到的、在DPCD訪問事務的第二列表中所包括的DPCD訪問事務進行處理。

2.根據權利要求1所述的顯示端口轉發器電路，其中所述控制電路還配置為：

對上游數據接口上的一個或多個通信鏈路以及下游數據接口上的一個或多個通信鏈路進行訓練；

在對上游和下游數據接口上的通信鏈路進行訓練時，通過訪問所述多個DPCD寄存器的一個或多個，對從上游數據接口接收到的、在鏈路訓練事務的列表中所包括的DPCD訪問事務進行處理；以及

在對上游和下游數據接口上的通信鏈路進行訓練之后，通過將DPCD訪問事務轉發至下游數據接口，對從上游數據接口接收到的、在鏈路訓練事務的列表中所包括的DPCD訪問事務進行處理。

3.根據權利要求2所述的顯示端口轉發器電路，其中：

對上游和下游數據接口上的通信鏈路進行訓練將通信鏈路設置為第一鏈路速率；以及

所述控制電路還配置為響應于對上游或下游數據接口上的一個或多個通信鏈路進行訓練的失敗，重新訓練上游和下游數據接口上的通信鏈路，以將所述通信鏈路設置為小于第一速率的第二速率。

4.根據權利要求1所述的顯示端口轉發器電路，其中所述控制電路還配置為提供與上游數據接口相連的上游設備和與下游數據接口相連的下游設備之間的透明通信路徑，用于在DPCD訪問事務的第二列表中所包括的一個或多個DPCD訪問事務。

5.根據權利要求1所述的顯示端口轉發器電路，其中所述DPCD訪問事務的第二列表包括保留的DPCD訪問事務。

6.根據權利要求1所述的顯示端口轉發器電路，其中所述控制電路還配置為響應于接收對于所述轉發器不支持的DPCD寄存器的DPCD訪問事務，提供透明通信路徑以將所述DPCD訪問事務轉發至下游數據接口。

7.根據權利要求6所述的顯示端口轉發器電路，其中將對稱的鏈路配置為具有相同的鏈路速率。

8.根據權利要求2所述的顯示端口轉發器電路，其中在DPCD訪問事務的第一列表中包括一個或多個DPCD訪問事務，以及在DPCD訪問事務的第二列表中包括一個或多個DPCD訪問事務。

9.根據權利要求2所述的顯示端口轉發器電路，其中對上游數據接口上的一個或多個通信鏈路以及下游數據接口上的一個或多個通信鏈路進行訓練，對上游和下游數據接口上的一個或多個鏈路進行配置，以符合由轉發器電路和下游設備兩者所支持的顯示端口鏈路配置。

10.根據權利要求9所述的顯示端口轉發器電路，其中對上游數據接口上的一個或多個通信鏈路以及下游數據接口上的一個或多個通信鏈路進行訓練，包括：

確定所述顯示端口轉發器電路的DPCD寄存器空間修正級別、鏈路速率、通路計數、最大向下傳播、訓練Aux?Rd間隔和快速AUX能力；以及

確定所述下游設備的DPCD寄存器空間修正級別、鏈路速率、通路計數、最大向下傳播、訓練Aux?Rd間隔和快速AUX能力。

11.根據權利要求1所述的顯示端口轉發器電路，其中所述DPCD訪問事務的第二列表包括保留用于消息的DPCD寄存器的顯示端口本地Aux事務。

12.根據權利要求1所述的顯示端口轉發器電路，其中DPCD訪問事務的第二列表包括保留用于有效載荷帶寬分配相關事務的DPCD寄存器的事務以及保留用于消息的DPCD寄存器的事務。

13.根據權利要求1所述的顯示端口轉發器電路，其中DPCD訪問事務的第二列表包括保留用于功率管理相關事務的DPCD寄存器的事務以及保留用于消息的DPCD寄存器的事務。