[發明專利]高速緩存裝置與高速緩存數據存取方法

無效

• 申請號: 201110284127.7
• 申請日: 2011-09-22
• 公開（公告）號: CN103019954A
• 公開（公告）日: 2013-04-03
• 發明（設計）人: 盧彥儒;黃朝瑋
• 申請（專利權）人: 瑞昱半導體股份有限公司
• 主分類號: G06F12/08
• 分類號: G06F12/08
• 代理公司: 北京康信知識產權代理有限責任公司 11240
• 代理人: 余剛;吳孟秋

技術領域

本發明關于一種高速緩存裝置與高速緩存數據存取方法，特別是指一種在一高速緩存中鎖定并存取一關鍵數據的裝置與方法。

背景技術

現今一高速緩存(Cache?Memory)已經被廣泛應用于一處理單元(如：一中央處理器(CPU))中，當該處理單元欲取得一目標數據時，若是該目標數據已存放于該高速緩存中，則可以有效提升該處理單元的存取效率。

參閱圖1，一處理單元11包括一處理器111與一高速緩存112。該處理器111由該高速緩存112中存取一目標數據，當該處理器111可以從該高速緩存112中取得該目標數據時，稱之為快取命中(Cache?hit)，反之，若無法從該高速緩存112中取得該目標數據時，稱之為快取漏失(Cachemiss)；當發生快取漏失時，該高速緩存112會從一主存儲器(Main?memory)12中取得該目標數據。

在美國公告專利號7228386所提出的一現有技術(以下稱為第一現有技術)中，其針對一對應多個存取路徑(Way)的高速緩存，利用一路徑開啟緩存器(Way?enable?register)以控制每一個存取路徑的開啟或關閉。舉例來說，參閱圖2，假設一高速緩存41具有分別對應索引S1～S8的八個儲存組，每一儲存組具有分別對應四個存取路徑W1～W4的四個儲存組件，該四個存取路徑W1～W4分別稱為一第一存取路徑W1、一第二存取路徑W2、一第三存取路徑W3，及一第四存取路徑W4。該路徑開啟緩存器42大小為四位，且每一位用以表示開啟或關閉一相對應存取路徑，也就是說，假設該路徑開啟緩存器42的值為1110，且第0至第3位分別對應到第一至第四存取路徑W1～W4，第0位為0代表該第一存取路徑W1被關閉，因此不能再覆寫其它數據在該第一存取路徑W1所對應的這些儲存組件中。

一般而言，這樣的目的在于當有一關鍵數據(Critical?data)被存放于該第一存取路徑W1所對應的一儲存組件中時，且該關鍵數據是一使用頻率較高的數據，為避免該關鍵數據被覆寫造成下次需讀取時，必須重新由該主存儲器處取得，進而導致處理單元讀取數據的效率下降，因而關閉該第一存取路徑W1的寫入功能。

然而，在該第一存取路徑W1所對應的這些儲存組件中不一定全部都已存放關鍵數據，舉例來說，如圖2所示，假設索引S8所對應的該儲存組中對應于該第一存取路徑W1的儲存組件(以下以儲存組件(W1，S8)來表示，其余類推)，以及儲存組件(W1，S7)、(W1，S5)、(W1，S4)、(W1，S3)皆各自儲存一關鍵數據，因為該路徑開啟緩存器42的第0位為0，因此，該第一存取路徑W1所對應的其它儲存組件，如：(W1，S6)、(W1，S2)、(W1，S1)，無法再存放其它數據。換句話說，將造成該第一存取路徑W1的利用率下降形成浪費，同時，也可能會使得該高速緩存的快取命中率(Cache?hit?rate)下降，因此，該第一現有技術仍具有相當大的改善空間。

此外，在美國公告專利號6047358所提出的另一現有技術(以下稱為第二現有技術)中，其利用多個緩存器設定一鎖定范圍(Lock?range)的大小(LOCK_SIZE)、該鎖定范圍的對應地址(LOCK_ADDRESS)等信息，進而于該高速緩存裝置上設定出該鎖定范圍的空間以供儲存鎖定的數據使用。

然而，該第二現有技術完成設定該鎖定范圍的空間之后，必需要執行一初始化程序(Initialization?procedure)以鎖定多個關鍵數據在其中；此外，若是這些關鍵數據的數據量大小大于該高速緩存裝置時，該第二現有技術無法設定一大于該高速緩存裝置的儲存空間大小的鎖定范圍，因此，其仍然存在著許多問題仍待進一步改善。

發明內容

因此，本發明的目的之一即在提供一種可以解決上述問題的高速緩存數據存取方法。

于是，本發明高速緩存數據存取方法適用于與一處理器及一主存儲器電連接的高速緩存裝置。該高速緩存裝置包括具有多個儲存組的一數據儲存單元。每一儲存組具有分別對應多個存取路徑的多個儲存組件。該高速緩存數據存取方法包含下列步驟：

接收由該處理器所傳送的一目標地址；

根據該目標地址判斷該數據儲存單元中是否存有一目標數據；

接收該目標數據；

根據該目標地址所對應的該儲存組的這些儲存組件是否被標示為有效的以及該目標地址是否介于一鎖定范圍來選取一犧牲路徑；以及

將該目標數據寫入該犧牲路徑中。

而本發明的目的之二在于提供一種可以解決上述問題的高速緩存裝置。