[發(fā)明專利]數(shù)據(jù)傳輸方法、數(shù)據(jù)傳輸裝置和SOC芯片

有效

• 申請(qǐng)?zhí)枺?/td>: 201110283906.5
• 申請(qǐng)日: 2011-09-22
• 公開(kāi)（公告）號(hào): CN102354304A
• 公開(kāi)（公告）日: 2012-02-15
• 發(fā)明（設(shè)計(jì)）人: 肖龍光
• 申請(qǐng)（專利權(quán)）人: 青島海信信芯科技有限公司
• 主分類號(hào): G06F13/20
• 分類號(hào): G06F13/20;G06F13/16
• 代理公司: 北京友聯(lián)知識(shí)產(chǎn)權(quán)代理事務(wù)所(普通合伙) 11343
• 代理人: 尚志峰;汪海屏

1.一種數(shù)據(jù)傳輸方法，其特征在于，所述數(shù)據(jù)為n位數(shù)據(jù)，且所述n位數(shù)據(jù)通過(guò)m位處理器傳輸至n位存儲(chǔ)器，其中n＞m且n、m為正整數(shù)，

所述方法包括：

步驟102，將接收到的多組n位數(shù)據(jù)進(jìn)行存儲(chǔ)；

步驟104，按照n×x＝m×y，其中x和y必須為正整數(shù)的條件，將所述多組n位數(shù)據(jù)分成每個(gè)單元具有x組n位數(shù)據(jù)的多個(gè)單元；

步驟106，將從所述每個(gè)單元中的每組n位數(shù)據(jù)的指定位上提取的n-m位數(shù)據(jù)組合為y-x組數(shù)據(jù)，其中所述y-x組數(shù)據(jù)的位數(shù)不大于m位，存儲(chǔ)所述指定位與所述n-m位數(shù)據(jù)在所述y-x組數(shù)據(jù)中的數(shù)據(jù)位之間的對(duì)應(yīng)關(guān)系，并將所述y-x組數(shù)據(jù)以及所述每個(gè)單元中經(jīng)過(guò)所述提取后得到的x組m位數(shù)據(jù)構(gòu)成y組數(shù)據(jù)，將所述y組數(shù)據(jù)輸出至所述處理器中；

步驟108，將來(lái)自所述處理器的所述y組數(shù)據(jù)進(jìn)行存儲(chǔ)；

步驟110，按照存儲(chǔ)的所述對(duì)應(yīng)關(guān)系，將所述y組數(shù)據(jù)中的所述y-x組數(shù)據(jù)中的每位數(shù)據(jù)還原至所述指定位，使所述y組數(shù)據(jù)轉(zhuǎn)換為x組n位數(shù)據(jù)，然后將所述x組n位數(shù)據(jù)輸入至所述n位存儲(chǔ)器。

2.根據(jù)權(quán)利要求1所述的數(shù)據(jù)傳輸方法，其特征在于，

所述指定位包括所述n位數(shù)據(jù)的最低數(shù)據(jù)位起第1位至第n-m位。

3.根據(jù)權(quán)利要求1或2中任一項(xiàng)所述的數(shù)據(jù)傳輸方法，其特征在于，

在所述n位數(shù)據(jù)為10位數(shù)據(jù)時(shí)，所述m位數(shù)據(jù)為8位數(shù)據(jù)，以及所述x組為4組，所述y組為5組。

4.根據(jù)權(quán)利要求1至3中任一項(xiàng)所述的數(shù)據(jù)傳輸方法，其特征在于，

所述n位存儲(chǔ)器中包含Gamma查找表，并將得到的所述x組n位數(shù)據(jù)提供給所述Gamma查找表。

5.一種數(shù)據(jù)傳輸裝置，其特征在于，所述數(shù)據(jù)為n位數(shù)據(jù)，且所述n位數(shù)據(jù)通過(guò)m位處理器傳輸至n位存儲(chǔ)器，其中n＞m且n、m為正整數(shù)，

所述裝置包括：

第一緩存器，存儲(chǔ)接收到的多組n位數(shù)據(jù)；

轉(zhuǎn)換模塊，包括分組單元、提取單元、組合單元、存儲(chǔ)單元和第一輸出單元，其中，

所述分組單元，按照n×x＝m×y，其中x和y必須為正整數(shù)的條件，將存儲(chǔ)在所述第一緩存器中的所述多組n位數(shù)據(jù)分成每個(gè)單元具有x組n位數(shù)據(jù)的多個(gè)單元，

所述提取單元，從所述每個(gè)單元中的每組n位數(shù)據(jù)的指定位上提取n-m位數(shù)據(jù)，

所述組合單元，將所述提取單元提取的所述n-m位數(shù)據(jù)組合為y-x組數(shù)據(jù)，所述y-x組數(shù)據(jù)的位數(shù)不大于m位，并將所述y-x組數(shù)據(jù)以及所述每個(gè)單元中經(jīng)過(guò)所述提取后得到的x組m位數(shù)據(jù)構(gòu)成y組數(shù)據(jù)，

所述存儲(chǔ)單元，存儲(chǔ)所述指定位與所述n-m位數(shù)據(jù)在所述y-x組數(shù)據(jù)中的數(shù)據(jù)位之間的對(duì)應(yīng)關(guān)系，以及

所述第一輸出單元，將所述y組數(shù)據(jù)輸出至所述處理器中；

所述處理器，將來(lái)自所述第一緩存器的所述y組數(shù)據(jù)傳輸至第二緩存器；

所述第二緩存器，存儲(chǔ)來(lái)自所述處理器的y組數(shù)據(jù)；

還原模塊，包括獲取單元、拆分單元、處理單元和第二輸出單元，其中

所述獲取單元，獲取存儲(chǔ)在所述轉(zhuǎn)換模塊中的所述存儲(chǔ)單元的所述對(duì)應(yīng)關(guān)系，

所述拆分單元，根據(jù)所述對(duì)應(yīng)關(guān)系，將來(lái)自所述第二緩存器的所述y組數(shù)據(jù)中的所述y-x組數(shù)據(jù)進(jìn)行拆分，

所述處理單元，根據(jù)所述對(duì)應(yīng)關(guān)系，將所述拆分單元拆分后得到的每位數(shù)據(jù)還原至對(duì)應(yīng)的指定位，使所述y組數(shù)據(jù)轉(zhuǎn)換為x組n位數(shù)據(jù)，以及

第二輸出單元，將所述x組n位數(shù)據(jù)輸入至存儲(chǔ)器；

所述存儲(chǔ)器，接收來(lái)自所述還原模塊的所述x組n位數(shù)據(jù)。

6.根據(jù)權(quán)利要求5所述的數(shù)據(jù)傳輸裝置，其特征在于，包括：

所述指定位包括所述n位數(shù)據(jù)的最低數(shù)據(jù)位起第1位至第n-m位。

7.根據(jù)權(quán)利要求5或6所述的數(shù)據(jù)傳輸裝置，其特征在于，包括：

在所述n位數(shù)據(jù)為10位數(shù)據(jù)時(shí)，所述m位數(shù)據(jù)為8位數(shù)據(jù)，以及所述x組為4組，所述y組為5組。

8.根據(jù)權(quán)利要求5至7中任一項(xiàng)所述的數(shù)據(jù)傳輸裝置，其特征在于，

所述存儲(chǔ)器中包含Gamma查找表，并將來(lái)自所述還原模塊的所述x組n位數(shù)據(jù)提供給所述Gamma查找表。

9.一種SOC芯片，其特征在于，包括如權(quán)利要求5至8中任一項(xiàng)所述的數(shù)據(jù)傳輸裝置。