[發明專利]保護裝置、互補型保護裝置、信號輸出裝置、閂鎖阻止方法以及程序

有效

• 申請號: 201110281264.5
• 申請日: 2011-09-21
• 公開（公告）號: CN102412794A
• 公開（公告）日: 2012-04-11
• 發明（設計）人: 巖佐洋助;甲斐敦浩;黑木修
• 申請（專利權）人: 拉碧斯半導體株式會社
• 主分類號: H03F1/52
• 分類號: H03F1/52;H02H9/02
• 代理公司: 中國專利代理(香港)有限公司 72001
• 代理人: 閆小龍;王忠忠

技術領域

本發明涉及保護裝置、互補型保護裝置、信號輸出裝置、閂鎖阻止方法以及程序，特別涉及對保護對象的開關元件的閂鎖進行阻止的保護裝置、互補型保護裝置、信號輸出裝置、閂鎖阻止方法以及程序。

背景技術

以往，例如從與揚聲器連接而使用的放大器的輸出級輸出過電流的情況下，利用過電流檢測電路對過電流進行檢測，將檢測信號輸出到控制電路，使放大器功率降低（power?down），防止構成輸出級的開關元件(被保護對象開關元件)由于過電流而被破壞(例如，參照專利文獻1以及2)。并且，此處“功率降低”是指停止來自放大器的輸出，具體地說，意味著停止被保護對象開關元件的驅動。另外，以下將不產生過電流時的情況稱為“正常時”。

在圖9中，示出了能夠使功率降低的現有的放大器100的一例。如該圖所示，放大器100包括差動級102、偏置級104以及輸出級105而構成。輸出級105包括P溝道型MOS場效應晶體管(以下，稱為“PMOS晶體管”。)106?108、N溝道型MOS場效應晶體管(以下，稱為“NMOS晶體管”。)110?112以及輸出端子114而構成。另外，線圈116的一端連接到輸出端子114。線圈116的另一端接地。并且，此處舉出將具有500nH的電感成分的線圈116連接到輸出端子114的情況作為例子。

差動級102是如下電路：具有輸入正輸入信號的正輸入端子102A、輸入負輸入信號的負輸入端子102B、與將驅動用的正極電壓賦予放大器100的電源布線VDD連接的電源端子102C以及與對放大器100賦予接地電壓的接地布線GND連接的接地端子102D，并且，將表示輸入到正輸入端子102A的正輸入信號和輸入到負輸入端子102B的負輸入信號的差電壓的差電壓信號進行放大并輸出到后級的偏置級104。

偏置級104以輸入差電壓信號的方式與差動級102連接，生成從輸入的差電壓信號中除去了差動級102所產生的偏置電壓成分而成的差動信號并進行輸出。另外，偏置級104具有：輸出端子104A，在正常時是負輸出狀態，并且，輸出從輸入的差動電壓信號中除去偏置電壓成分所得到的正極的差動信號；輸出端子104B，在正常時是正輸出狀態，并且，輸出將輸入的差動電壓信號的偏置電壓成分除去而得到的負極的差動信號；電源端子104C，與電源布線VDD連接；接地端子104D，與接地布線GND連接。

PMOS晶體管106是被保護而不受閂鎖影響的對象(被保護對象開關元件)，并且，具有與輸出端子104A連接的柵極端子、與電源布線VDD連接的源極端子以及與輸出端子114連接的漏極端子，并且，當在柵極端子上施加了截止電壓(使源極端子和漏極端子之間為非導通狀態的電壓)時，正常時導通狀態的源極端子和漏極端子之間變為非導通狀態。

PMOS晶體管108是在放大器100中利用過電流檢測電路(圖示省略)檢測到過電流時使PMOS晶體管106的源極端子和漏極端子之間成為非導通狀態的開關元件，并且，具有：與電源布線VDD連接的源極端子；與PMOS晶體管106的柵極端子連接的漏極端子；柵極端子，與連接到過電流檢測電路的控制電路(圖示省略)連接，在正常時利用該控制電路被施加截止電壓。

NMOS晶體管110是第二被保護對象開關元件，并且，具有與輸出端子104B連接的柵極端子、與接地布線GND連接的源極端子以及與輸出端子114連接的漏極端子，并且，當在柵極端子上施加了截止電壓時，在正常時導通狀態的源極端子和漏極端子之間成為非導通狀態。

對于NMOS晶體管112來說，當在放大器100中利用過電流檢測電路檢測到過電流時，使NMOS晶體管110的源極端子和漏極端子之間成為非導通狀態，并且，具有：源極端子，與電源布線VDD連接；漏極端子，與NMOS晶體管110的柵極端子連接；柵極端子，與控制電路連接，在正常時利用該控制電路被施加截止電壓。

在這樣構成的放大器100中，在利用過電流檢測電路檢測到過電流時，控制電路對PMOS晶體管108以及NMOS晶體管112進行控制，以使PMOS晶體管106以及NMOS晶體管110的各自的源極端子與漏極端子之間成為非導通狀態。即，對在PMOS晶體管108以及NMOS晶體管112的各自的柵極端子上所施加的電壓的大小進行控制，以使PMOS晶體管108以及NMOS晶體管112的各自的源極端子與漏極端子之間為導通狀態。由此，由于對PMOS晶體管108以及NMOS晶體管110的各自的柵極端子施加了截止電壓，所以，過電流被切斷。

[專利文獻1]：日本特開2005-252494號公報。